DC Field | Value | Language |
---|---|---|
dc.contributor.author | 나노종합기술원 | ko |
dc.contributor.author | 배희경 | ko |
dc.contributor.author | 이병주 | ko |
dc.contributor.author | 설우석 | ko |
dc.date.accessioned | 2020-12-02T02:50:42Z | - |
dc.date.available | 2020-12-02T02:50:42Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/277910 | - |
dc.description.abstract | 본 발명의 멤브레인 게이트 FET 소자의 제조방법은 실리콘 기판에 서로 이격되어 배치된 한 쌍의 금속-실리콘 접합 영역을 형성하는 단계; 상기 실리콘 기판 상에 상기 금속-실리콘 접합 영역의 적어도 일부를 덮고 상기 한 쌍의 금속-실리콘 접합 영역 사이를 노출시킬 산화물 트렌치 패턴을 형성하는 단계; 핸들층(handle layer), 매립 산화층(Buried Oxide layer) 및 소자층(device layer)이 순차적으로 배치된 SOI(Silicon On Insulator) 웨이퍼에서 상기 소자층에 불순물을 도핑하고 열처리를 하는 단계; 상기 한 쌍의 금속-실리콘 접합 영역 사이의 상부 공간으로 진공 절연되도록 상기 산화물 트렌치 패턴과 상기 소자층을 서로 맞닿도록 배치한 후 본딩(bonding)하는 단계; 상기 본딩 후에 상기 SOI 웨이퍼에서 상기 핸들층과 상기 매립 산화층을 순차적으로 제거하는 단계; 상기 소자층을 패터닝하여 멤브레인 게이트를 형성하는 단계; 및 상기 산화물 트렌치 패턴 또는 상기 멤브레인 게이트 상에 금속 배선을 형성하는 단계;를 포함한다. | - |
dc.title | 멤브레인 게이트 FET 소자 및 그 제조방법 | - |
dc.title.alternative | Membrane Gate FET device and mehtod of fabricating the same | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.nonIdAuthor | 배희경 | - |
dc.contributor.nonIdAuthor | 이병주 | - |
dc.contributor.nonIdAuthor | 설우석 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2018-0040246 | - |
dc.identifier.patentRegistrationNumber | 10-2042819-0000 | - |
dc.date.application | 2018-04-06 | - |
dc.date.registration | 2019-11-04 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.