파이프라인분산연산을이용한88이차원이산여현변환/역변환처리장치DISTRIBUTED ARITHMETIC UNIT

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 201
  • Download : 0
본 발명은 국제표준의 화상 및 멀티미디어 데이타의 압축알고리즘을 파이프라인 분산연산에 근거하여 고성능으로 처리할수 있게 한 파이프라인 분산연산을 이용한 8×8 이차원 이산여현 변환/역변환 처리장치에 관한 것이다. 종래 장치에 있어서는 분산연산 처리결과가 병렬이므로 비트순차를 이용하는 분산연산구조의 잇점을 최대로 이용할 수 없으며, 병렬가산기 및 누적기의 사용으로 캐리신호의 지연으로 인한 처리속도의 한계, 순방향 및 역방향 기능공유를 위한 별도 룩업테이블 사용등으로 하드웨어가 방대해지는 결점이 있었다. 이러한 점을 감안하여, 병렬다중화된 입출력 구조와 비트순차형 행렬변환기를 이용함으로써 중간결과의 데이타 변환기능을 불필요하게하여 변환처리 전과정이 비트순차 처리가 가능하게 하고, 또한 16개의 병렬 파이프라인 캐리저장 분할분산 연산기를 사용하여 8싸이클내에 순방향 및 역방향의 이산여현 변환을 수행하게 함으로써 1클럭 싸이클에 1화소에 처리가 가능하게 하고, 캐리지연이 발생하지 않는 캐리저장 수치례를 사용하여 파이프라인 구조를 가지므로 고속클럭에서 동작가능하고, 또한 룩업 테이블의 분할과 어드레스 절환을 이용하여 부가적인 연산없이 순방향 및 역방향 이산여현 변환기능을 동일한 룩업 테이블에 의해 수행할 수 있게한 것이다. 이러한 구조를 갖는 이산여현 변환/역변환 처리기는 고선명 텔레비젼, 멀티미디어, 디지탈 전자식 카메라 등 고속압축변환이 요구되는 곳에 널리 이용될 수 있다.
Assignee
한국과학기술연구원
Country
KO (South Korea)
Issue Date
1997-01-17
Application Date
1993-10-05
Application Number
10-1993-0020529
Registration Date
1997-01-17
Registration Number
10-0110937-0000
URI
http://hdl.handle.net/10203/258054
Appears in Collection
RIMS Patents
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0