DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최양규 | ko |
dc.contributor.author | 박준영 | ko |
dc.contributor.author | 이병현 | ko |
dc.date.accessioned | 2019-04-15T17:36:28Z | - |
dc.date.available | 2019-04-15T17:36:28Z | - |
dc.date.issued | 2018-02-28 | - |
dc.identifier.uri | http://hdl.handle.net/10203/256749 | - |
dc.description.abstract | 본 발명에 따른 다중 비트 커패시터리스 디램은 기판, 기판상에 형성된 소스 및 드레인, 기판상에 형성된 복수의 나노와이어 채널, 복수의 나노와이어 채널에 형성된 게이트 절연막 및 게이트 절연막상에 형성된 게이트를 포함하고, 복수의 나노와이어 채널 중 2개 이상의 나노와이어 채널은 서로 다른 문턱 전압을 가지며, 각각의 나노와이어 채널은, 실리콘층, 실리콘층을 둘러싸며 형성된 제1 에피택셜층 및 제1 에피택셜층을 둘러싸며 형성된 제2 에피택셜층을 포함한다. 이에 의하여, 다중 비트로 동작할 수 있는 고집적도의 다중 비트 커패시터리스 디램을 구현하되, 에너지 밴드갭을 이용하여 초과 정공의 축적 성능을 향상시킬 수 있다. | - |
dc.title | 밴드 오프셋을 이용한 다중 비트 커패시터리스 디램 및 그 제조 방법 | - |
dc.title.alternative | MULTI BIT CAPACITORLESS DRAM USING BAND OFFSET TECHNOLOGY AND MANUFACTURING METHOD THEREOF | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 최양규 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2015-0182736 | - |
dc.identifier.patentRegistrationNumber | 10-1835611-0000 | - |
dc.date.application | 2015-12-21 | - |
dc.date.registration | 2018-02-28 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.