수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법VERTICALLY INTEGRATED MULTIPLE GATE-ALL-AROUND NANOWIRE-BASED UNIFIED MEMORY FOR HARNESSING DRAM AND FLASH MEMORY AND MANUFACTURING METHOD THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최양규 | ko |
| dc.contributor.author | 이병현 | ko |
| dc.date.accessioned | 2019-04-15T16:55:39Z | - |
| dc.date.available | 2019-04-15T16:55:39Z | - |
| dc.date.issued | 2018-05-14 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/256311 | - |
| dc.description.abstract | 일실시예에 따르면, 수직 집적 다층 전면-게이트 나노선(Vertically integrated multiple gate-all-around nanowire) 채널 기반의 융합 메모리 제작 방법은 기판에 복수의 나노선들이 수직으로 집적된 수직 집적 다층 나노선 채널을 형성하는 단계; 상기 수직 집적 다층 나노선 채널에 층간 절연막(Interlayer dielectric; ILD)을 형성하는 단계; 상기 수직 집적 다층 나노선 채널 중 적어도 일부가 노출되도록 상기 층간 절연막에 홀을 생성하는 단계; 상기 수직 집적 다층 나노선 채널 중 노출된 적어도 일부를 감싸도록 질화막을 포함하는 구조층을 형성하는 단계; 및 상기 구조층을 감싸며 상기 홀이 채워지도록 상기 층간 절연막 상에 게이트 유전막을 형성하는 단계를 포함한다. | - |
| dc.title | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | - |
| dc.title.alternative | VERTICALLY INTEGRATED MULTIPLE GATE-ALL-AROUND NANOWIRE-BASED UNIFIED MEMORY FOR HARNESSING DRAM AND FLASH MEMORY AND MANUFACTURING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최양규 | - |
| dc.contributor.nonIdAuthor | 이병현 | - |
| dc.contributor.assignee | 한국과학기술원,재단법인 다차원 스마트 아이티 융합시스템 연구단 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2016-0159323 | - |
| dc.identifier.patentRegistrationNumber | 10-1859847-0000 | - |
| dc.date.application | 2016-11-28 | - |
| dc.date.registration | 2018-05-14 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.