Showing results 1 to 3 of 3
(A) three-dimensional stacked-chip star-wiring I/O clock distribution networks for low jitter, skew, and delay applications = 저 지터, 저 스큐, 저 디레이를 위한 3차원 적층칩 스타 와이어링 I/O 클럭 분배 네트워크link Ryu, Chung-hyun; 유충현; et al, 한국과학기술원, 2008 |
Low power CMOS reference clock oscillator = 저전력 CMOS 기준 주파수 발생기link Lee, Jung-Hyup; 이정협; et al, 한국과학기술원, 2011 |
클럭세기 추출에 의한 광 전송 품질 평가 = Estimation of optical transmission quality based on the clock amplitudelink 이종남; Lee, Jong-Nam; 신상영; 이창희; et al, 한국과학기술원, 2001 |
Discover