FPGA 기반 실험을 위한 양자화된 백색 가우시안 잡음 발생기와 준순환 저밀도 패리티 검사 복호기

Abstract

낸드 플래시 메모리 분야의 오류 정정 부호 연구자들은 낸드 셀 내부의 불확실한 정보 저장의 이유로 낮은 프레임 오류율을 확인하기 위해 노력하고 있다. 따라서 소프트웨어 기반의 실험 보다는 고속 FPGA(field programmable gate array) 기반 오류 정정 부호 시뮬레이션을 위한 복호기 시뮬레이터를 만드는 것이 중요하다. 본 논문에서는 이러한 시뮬레이션을 위해 오류 정정 부호에 특화된 양자화된 가우시안 잡음 발생기와 공간 효율적인 준순환 저밀도 패리티 검사 복호기의 하드웨어 구조를 제안한다. 채널 모듈은 반전(inversion) 방법의 양자화된 기법을 이용하며 양자화된 누적 분포함수의 역함수로 구성된 순람표와 $(2^{19937}-1)$주기의 균등 난수 발생기를 포함한다. 또한 이러한 채널 환경에서 양자화된 구간을 표현할 비트 정밀도의 설정에 따라 가변하는 프레임 오류율의 오차 범위를 계산하였다. 준순환 저밀도 패리티 검사 복호기는 802.16e, 와이맥스 표준 (2304,1152) 코드를 대상으로 공간을 효율적으로 이용하는 부분적 병렬 구조 방식으로 설계하였으며, 최소합 기반의 이진 및 비이진 저밀도 패리티 검사 복호기를 설계하였다. 설계된 복호기는 새롭게 제안하는 시프트 메모리 저장 기법은 입/출력 버퍼의 크기를 약 \(84\%\) 줄일 수 있으며 조기 종료 기법을 사용하면 XOR 연산을 \(90\%\)이상 줄이는 저면적의 장점을 가진다.