DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최양규 | ko |
dc.date.accessioned | 2017-12-21T00:42:16Z | - |
dc.date.available | 2017-12-21T00:42:16Z | - |
dc.date.issued | 2007-02-01 | - |
dc.identifier.uri | http://hdl.handle.net/10203/236852 | - |
dc.description.abstract | 본 발명은 국지적인 전하포획을 이용한 H자형 이중게이트를 갖는 비휘발성 메모리 소자와 이의 제조 방법 및 다중 비트 동작을 위한 동작 방법에 관한 것으로, 이의 제조 방법은 (a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하는 단계; (b) 상기 하드 마스크 패턴을 마스크로 중앙에 'U'자 모양이 서로 대향되도록 패터닝하여 상기 중앙을 기준으로 양 측부에 소오스/드레인 영역을 각각 형성할 실리콘 핀을 형성하는 단계; (c) 상기 하드 마스크 패턴을 제거한 후, 산화 과정을 통하여 터널링 산화막을 성장시키고, 상기 터널링 산화막 위에 전자의 포획을 위한 전자 포획막과 제어산화막을 순차적으로 형성하는 단계; (d) 상기 막 구조 위에 폴리실리콘 또는 금속물질의 게이트 물질을 증착한 후, 상기 실리콘 핀을 중심으로 양쪽에 동일한 일함수를 갖는 이중 게이트 형성을 위한 불순물 또는 금속 물질을 주입하는 단계; (e) 상기 실리콘 핀의 상부에 증착된 게이트 물질을 식각하여 전 단계에서 상호 접합된 상기 게이트 영역을 분리하는 단계; (f) 상기 실리콘 핀 위에 게이트 마스크를 형성한 다음, 상기 게이트 마스크로 게이트 영역을 패터닝하는 단계; (g) 상기 실리콘 핀에 소오스/드레인 영역을 형성하기 위하여 불순물을 주입하는 단계를 포함하여 이루어진다. 핀 전계효과트랜지스터(FinFET), 오엔오(ONO)구조, 에스오엔오에스(SONOS), 이중게이트(Double Gate), 다중비트 비휘발성 메모리 소자(Multi-Bit Non-Volatile Memory Device), H-채널, 전하포획, 대칭적/비대칭적인 소스/드레인 영역, 일함수, 비대칭적인 산화막 두께, 산화 이온 주입, 경사증착 | - |
dc.title | H자형 이중 게이트 구조를 갖는 다중비트 비휘발성 메모리소자와 이의 제조 방법 및 다중비트 동작을 위한 동작방법 | - |
dc.title.alternative | Non-volatile memory having H-channel double-gate andmethod of manufacturing thereof and method of operatingfor multi-bits cell operation | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 최양규 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2005-0033697 | - |
dc.identifier.patentRegistrationNumber | 10-0680291-0000 | - |
dc.date.application | 2005-04-22 | - |
dc.date.registration | 2007-02-01 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.