DC Field | Value | Language |
---|---|---|
dc.contributor.author | 이광형 | ko |
dc.date.accessioned | 2017-12-21T00:41:25Z | - |
dc.date.available | 2017-12-21T00:41:25Z | - |
dc.date.issued | 2000-12-05 | - |
dc.identifier.uri | http://hdl.handle.net/10203/236817 | - |
dc.description.abstract | 본 발명은 공개키 암호 알고리즘에 사용되는 모듈러 곱셈 연산을 효과적으로 수행하기 위해 시스토릭 어레이를 이용한 월터의 모듈러 곱셈기의 성능을 향상시키는 모듈러 승산 방법에 관한 것이다. 이 모듈러 승산 방법은 월트의 모듈러 곱셈기와 동일하게 시스토릭 어레이 구조와 몽고메리 모듈러 곱셈 알고리즘을 사용하며, n번째 비트의 연산자(A,B), 모듈γ의 중간결과(Q), 모듈러(M), 캐리비트(C2, K), 변수(V1, V2), 모듈러값(P)을 입력 초기값으로 제공받아 몽고메리 모듈러 승산 알고리즘을 수행하는 다수개의 승산셀로 이루어진 처리기(PE)에서, 상기 입력 초기값은 각각 (AB), (QM), (ABQM), (V1∧V2), (P∧K),(PK)의 모듈러 승산을 수행하여 제1 중간값을 발생시키는 제1 스텝, 상기 제1 중간값을 (AB)(QM), C2∨(V1∧V2), (ABQM)∧(PK), (ABQM)(PK)의 모듈러 승산을 수행하여 제2 중간값을 발생시키는 제2 스텝, 상기 제2 중간값을 ((AB)(QM))∧(C2∨(V1∧V2)), ((AB)(QM))(C2∨(V1∧V2)), ((AB)(QM))(C2∨(V1∧V2))((ABQM)∧(PK))의 모듈러 승산을 통해 최종 결과값을 출력하는 제3 스텝으로 이루어진다. 따라서 이 모듈러 승산 방법에 의하면 처리기(Processing Element) 내부에서 수행되는 시간이 월트에서 제안된 구조 보다 40% 만큼 더 빨라진다.인터넷 암호 알고리즘 | - |
dc.title | 시스토릭 어레이를 이용한 모듈러 승산 방법 | - |
dc.title.alternative | modular multiplication method using systolic array | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 이광형 | - |
dc.contributor.assignee | 미래산업 주식회사,한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-1999-0005968 | - |
dc.identifier.patentRegistrationNumber | 10-0283058-0000 | - |
dc.date.application | 1999-02-23 | - |
dc.date.registration | 2000-12-05 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.