DC Field | Value | Language |
---|---|---|
dc.contributor.author | 안병태 | ko |
dc.date.accessioned | 2017-12-20T12:42:42Z | - |
dc.date.available | 2017-12-20T12:42:42Z | - |
dc.date.issued | 2011-11-30 | - |
dc.identifier.uri | http://hdl.handle.net/10203/236272 | - |
dc.description.abstract | 본 발명은 기판; 및 상기 기판상에 결정화된 2개의 층을 포함하는 아몰퍼스 실리콘 층(amorphous silicon layer)에 관한 것으로써, 본 발명은 기존의 RTA 공정 대비 결정화 온도를 감소시킬 수 있으며, 기존의 VIC 공정과 비교시 금속 오염을 감소시킬 수 있는 고유의 결정화 공정을 개발하였다. 이와 같은 기술은 폴리실리콘 TFT의 누설전류를 감소시킬 수 있기 때문에 AMOLED 제품의 상업화에 있어서 중요한 요소가 될 것이다. | - |
dc.title | 폴리실리콘 결정화 기술 | - |
dc.title.alternative | (Poly Silicon film and methods of manufacturing the same) | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 안병태 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2010-0055511 | - |
dc.identifier.patentRegistrationNumber | 10-1090144-0000 | - |
dc.date.application | 2010-06-11 | - |
dc.date.registration | 2011-11-30 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.