고주파 단일 집적회로 제작을 위한 다층구조 공정방법Multi-layer Fabrication Technology fof MMICs(Microwave Monolithic Integrated Circuits)
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 양경훈 | ko |
| dc.date.accessioned | 2017-12-20T12:40:37Z | - |
| dc.date.available | 2017-12-20T12:40:37Z | - |
| dc.date.issued | 2011-06-10 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/236196 | - |
| dc.description.abstract | 본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다. | - |
| dc.title | 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 | - |
| dc.title.alternative | Multi-layer Fabrication Technology fof MMICs(Microwave Monolithic Integrated Circuits) | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 양경훈 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2009-0062888 | - |
| dc.identifier.patentRegistrationNumber | 10-1042266-0000 | - |
| dc.date.application | 2009-07-10 | - |
| dc.date.registration | 2011-06-10 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.