DC Field | Value | Language |
---|---|---|
dc.contributor.author | 양경훈 | ko |
dc.date.accessioned | 2017-12-20T12:40:33Z | - |
dc.date.available | 2017-12-20T12:40:33Z | - |
dc.date.issued | 2007-05-11 | - |
dc.identifier.uri | http://hdl.handle.net/10203/236193 | - |
dc.description.abstract | 본 발명은 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치 회로를 이용한 모바일(Monostable-Bistable Logic transition Element, MOBILE) 기반의 D형 플립 플롭 회로와 주파수 분배기 회로에 관한 것으로, 특히 전류모드 로직형태(Current Mode Logic, CML)를 갖는 3단자 트랜지스터와 부성 미분저항 다이오드를 이용한 셋/리셋 래치 회로 및 이의 응용회로에 관한 것이다.본 발명의 셋/리셋 래치 회로는 각각의 에미터가 서로 공통된 전류원에 연결된 제1 및 제2 트랜지스터; 및 상기 제1 트랜지스터와 제2 트랜지스터의 컬렉터에 각각 연결된 제1 및 제2 부성 미분저항 다이오드;를 포함하되, (단, : 제1 및 제2 부성 미분저항 다이오드의 피크전류, : 제1 및 제2 트랜지스터의 공통점에 직렬로 연결된 전류원의 전류)의 관계가 되도록 하여 상기 제1 및 제2 트랜지스터의 베이스에 Return-to-Zero 모드의 SET, RESET 전압이 각각 인가될 때 Non-Return-to-Zero 모드의 단일 및 차등 출력신호를 갖는 것을 특징으로 한다. | - |
dc.title | 셋/리셋 래치 회로, 시미트 트리거 회로 및 셋/리셋 래치회로를 이용한 모바일 기반의 D형 플립 플롭 회로와주파수 분배기 회로 | - |
dc.title.alternative | SET/RESET latch circuit, schmitt trigger circuit andD-type flip flop circuit based on MOBILE and frequencydivider circuit using SET/RESET latch circuit | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 양경훈 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2005-0088554 | - |
dc.identifier.patentRegistrationNumber | 10-0719310-0000 | - |
dc.date.application | 2005-09-23 | - |
dc.date.registration | 2007-05-11 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.