주파수 합성기, 그의 출력 주파수 생성 방법 및 변환 이득 보정 방법

Abstract

본 발명의 한 실시예에 따른 주파수 합성기는 입력 값을 시간에 따라 변화하는 디지털 값으로 출력하는 델타 시그마 변조부, 상기 디지털 값을 제1 변환 이득에 따라 아날로그 값으로 변환하는 아날로그 경로부, 상기 입력 값과 상기 디지털 값의 차를 누산하는 누산부, 상기 누산부의 출력 값을 제2 변환 이득에 따라 보상하는 디지털 아날로그 컨버터, 상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 출력을 더하여 아날로그 경향을 추출하고, 상기 누산부의 출력으로부터 디지털 경향을 추출하며, 상기 아날로그 경향과 상기 디지털 경향을 비교하여 상기 제2 변환 이득을 조절하는 보정 루프, 그리고 상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 조절된 제2 변환 이득에 따른 출력을 더하여 출력 주파수를 생성하는 전압 제어 오실레이터를 포함한다.