이중-게이트 플래쉬 메모리소자 및 그 제조방법Double-Gate Flash Memory
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 신형철 | ko |
| dc.contributor.author | 이종호 | ko |
| dc.date.accessioned | 2017-12-20T12:09:18Z | - |
| dc.date.available | 2017-12-20T12:09:18Z | - |
| dc.date.issued | 2004-02-12 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/235468 | - |
| dc.description.abstract | 종래의 플래쉬 메모리소자는 벌크 실리콘기판에서 MOS 공정기술을 이용하여 제작되며 구조 또한 MOS소자와 비슷하다.종래의 CMOS소자는 스케일링 다운 특성이 우수한 반면, 플래쉬 메모리소자는 채널에 있는 전하가 플로팅(floating) 전극으로 이동하기 위해 터널링하는 터널링 산화막 산화막의 두께를 7 nm 또는 8 nm이하로 줄일 수 없어 스케일링 다운 특성이 나쁘다.이를 해결하기 위하여 본 발명은 SOI 웨이퍼가 아닌, 값이 싸고 플로팅 바디 효과나 열전도 문제가 없는 벌크 실리콘기판에 폭이 100nm 이하인 담장형 Fin액티브 영역을 형성하고, 측면에 터널링 산화막을 형성하며 전하가 저장될 수 있는 플로팅(저장) 전극을 형성하여 플래쉬 메모리소자를 구현한다.상기한 구성의 이중-게이트 플래쉬 메모리소자 구조에 의해 스케일링 다운 특성이 우수하고 메모리 성능을 향상시킬 수 있다.벌크 웨이퍼, 바디 구조, FinFET, 이중-게이트 소자, 플래쉬 메모리, 높은 집적도, SONOS. | - |
| dc.title | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 | - |
| dc.title.alternative | Double-Gate Flash Memory | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 신형철 | - |
| dc.contributor.nonIdAuthor | 이종호 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2002-0005910 | - |
| dc.identifier.patentRegistrationNumber | 10-0420070-0000 | - |
| dc.date.application | 2002-02-01 | - |
| dc.date.registration | 2004-02-12 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- RIMS Patents
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.