적층용 단위 칩의 제조방법과, 단위 칩을 이용한 3차원 적층 칩 및 그 제조방법LAMINATING UNIT CHIP AND ITS FABRICATION METHOD AND THREE-DIMENSIONAL STACKING CHIP USING THE SAME AND ITS FABRICATION METHOD
이 발명은 웨이퍼 레벨(상태)에서 다이싱 공정을 이용해 측면에 절연층을 갖는 적층용 단위 칩을 가공하고, 다수의 적층용 단위 칩을 상하로 적층하고 측면에 회로선을 형성해 3차원 적층 칩을 제조하는 기술이다. 이 발명은 웨이퍼 레벨에서 다이싱 공정을 이용해 절연층을 형성하므로 생산성이 높고 3차원 적층 칩의 크기를 최소화하는 특징이 있다.
- Assignee
- 한국과학기술원,한국기계연구원
- Country
- KO (South Korea)
- Issue Date
- 2011-07-29
- Application Date
- 2009-08-06
- Application Number
- 10-2009-0072326
- Registration Date
- 2011-07-29
- Registration Number
- 10-1054492-0000
- Appears in Collection
- ME-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.