DC Field | Value | Language |
---|---|---|
dc.contributor.author | 엄윤용 | ko |
dc.date.accessioned | 2017-12-20T11:48:55Z | - |
dc.date.available | 2017-12-20T11:48:55Z | - |
dc.date.issued | 2005-04-08 | - |
dc.identifier.uri | http://hdl.handle.net/10203/234768 | - |
dc.description.abstract | 본 발명은 화합물 반도체의 가역 웨이퍼 접합기술에서 열응력 최소화 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 접합기술에서 접합 공정시에 사용되는 각 재료의 물성과 온도 공정 조건에 따른 열응력을 평가하는 간단한 관계식을 제시하고, 디바이스 웨이퍼와 폴리머, 캐리어 웨이퍼에 서로 다른 공정 온도를 가하여 웨이퍼 접합을 실행함으로써 접합된 웨이퍼 구조의 굽힘 모멘트가 최소화하며 그 결과 열응력을 최소화하는 웨이퍼 접합방법을 제공하는 것이다. 이를 위해 웨이퍼 접합기술에 있어서, 접합시킬 복수개의 웨이퍼 및 접합재(2)의 치수 및 물성치를 열응력 계산식에 입력하여 복수개의 최적공정온도를 찾아내는 단계; 상기 제1웨이퍼(3)를 상기 최적공정온도로 가열하는 단계; 상기 제2웨이퍼(1)에 상기 접합재(2)를 도포하는 단계; 상기 제2웨이퍼(1)를 상기 제1웨이퍼(3) 위에 정렬하는 단계; 상기 제2웨이퍼(1)를 상기 최적공정온도로 일정시간 가열가압하여 상기 제1웨이퍼(3)에 접합하는 단계로 이루어지는 것을 특징으로 하는 웨이퍼 접합기술에서 열응력 최소화 방법이 제공된다. | - |
dc.title | 화합물 반도체의 가역 웨이퍼 접합기술에서 열응력 최소화방법 | - |
dc.title.alternative | Method of minimizing thermal stress in reversiblewafer bonding technique of compound semiconductor wafer | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 엄윤용 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2002-0047297 | - |
dc.identifier.patentRegistrationNumber | 10-0483956-0000 | - |
dc.date.application | 2002-08-10 | - |
dc.date.registration | 2005-04-08 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.