황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제방법 및 이에 의해 제조된 전자패키지(Method for preventing Kirkendall void formation for packages fabricated by joining an electronic component finished with electroplated Cu containing sulfur to solder and electronic packages fabricated by using the same)

Abstract

본 발명은 접합되는 납을 함유하는 솔더 및 무연솔더에 황화물 형성원소를 첨가함으로써, 구리층 위에 형성되는 Cu3Sn 금속간 화합물의 내부 또는 Cu와 Cu3Sn의 계면에서 발생되는 커켄달 간극(Kirkendall void)의 형성을 억제하여 패키지의 신뢰성을 향상시키는 방법에 관한 것으로, 본 발명에 의한 방법에 의하면, 전자패키지의 솔더 접합부에서 빈번히 발생하는 커켄달 간극의 형성을 억제하여 전자부품의 전기적, 기계적, 열적 신뢰성을 향상시킬 수 있다.