본 발명은 시간 디지털 변환기 및 그의 제어 방법에 관한 것으로, 그 시간 디지털 변환기는 직렬 연결된 복수의 제1 지연 소자들을 이용하여, 입력되는 제1 신호에 대해 서로 다른 지연 시간을 가지는 복수의 제1 지연 신호들을 출력하는 제1 지연 회로; 제1 지연 신호들 중 적어도 하나를 제1 지연 회로에 대한 입력 신호로 제공하는 입력 선택부; 직렬 연결된 복수의 제2 지연 소자들을 이용하여, 입력되는 제2 신호에 대해 서로 다른 지연 시간을 가지는 복수의 제2 지연 신호들을 출력하는 제2 지연 회로; 및 제1, 2 지연 회로들로부터 각각 입력되는 상기 제1, 2 지연 신호들을 이용하여, 제1, 2 신호간 시간 차에 해당하는 디지털 신호를 출력하는 인코더를 포함한다.