전력 증폭기POWER AMPLIFIER
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 홍성철 | ko |
| dc.contributor.author | 구본훈 | ko |
| dc.contributor.author | 손기용 | ko |
| dc.contributor.author | 김규석 | ko |
| dc.contributor.author | 나유삼 | ko |
| dc.date.accessioned | 2017-12-20T08:26:07Z | - |
| dc.date.available | 2017-12-20T08:26:07Z | - |
| dc.date.issued | 2011-12-26 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/231852 | - |
| dc.description.abstract | 본 발명은 N MOS 증폭 유닛과 P MOS 증폭 유닛을 병렬 연결하여, 동작 모드에 따라 가변되는 입력 캐패시턴스를 보상하고, 백-오프 지점에서의 효율을 개선할 수 있는 전력 증폭기에 관한 것으로, 제1 N MOS(metal oxide semiconductor) 증폭기와 제2 N MOS 증폭기가 캐스코드(cascode) 연결되어 입력 신호를 증폭하는 적어도 하나의 증폭 유닛을 갖는 제1 증폭부와, 제1 P MOS 증폭기와 제2 P MOS 증폭기가 캐스코드 연결되어 상기 입력 신호를 증폭하는 적어도 하나의 증폭 유닛을 갖는 제2 증폭부와, 상기 제1 증폭부와 상기 제2 증폭부의 출력 신호를 결합하는 전력 결합부를 포함하는 것을 특징으로 하는 전력 증폭기를 제공한다. | - |
| dc.title | 전력 증폭기 | - |
| dc.title.alternative | POWER AMPLIFIER | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 홍성철 | - |
| dc.contributor.nonIdAuthor | 구본훈 | - |
| dc.contributor.nonIdAuthor | 손기용 | - |
| dc.contributor.nonIdAuthor | 김규석 | - |
| dc.contributor.nonIdAuthor | 나유삼 | - |
| dc.contributor.assignee | 삼성전기주식회사,한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2010-0054818 | - |
| dc.identifier.patentRegistrationNumber | 10-1101617-0000 | - |
| dc.date.application | 2010-06-10 | - |
| dc.date.registration | 2011-12-26 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.