수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법INTERPOSER HAVING PASSIVE EQUALIZER, MANUFACTURING METHOD THEREOF, STACKED CHIP PACKAGE INCLUDING THE INTERPOSER, AND MANUFACTURING METHOD THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 김정호 | ko |
| dc.contributor.author | 김희곤 | ko |
| dc.date.accessioned | 2017-12-20T07:19:06Z | - |
| dc.date.available | 2017-12-20T07:19:06Z | - |
| dc.date.issued | 2014-01-16 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/231295 | - |
| dc.description.abstract | 인터포저는 반도체 기판, 절연층, 복수의 금속 배선들 및 수동 이퀄라이저를 포함한다. 절연층은 반도체 기판의 상면에 형성된다. 복수의 금속 배선들은 절연층 상의 제1 영역에 형성되고, 서로 이격하도록 배열되며, 신호 전달 라인 및 복수의 접지 라인들을 구비한다. 수동 이퀄라이저는 절연층 상의 제2 영역에 형성되고, 제1 방향으로 연장된 접합 패턴 및 접합 패턴으로부터 제1 방향에 직교하는 제2 방향으로 연장된 복수의 핑거 패턴들을 구비한다. 복수의 핑거 패턴들 중 제1 핑거 패턴은 신호 전달 라인과 전기적으로 연결되고 제2 핑거 패턴들은 각각 복수의 접지 라인들 중 하나와 전기적으로 연결된다. | - |
| dc.title | 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 | - |
| dc.title.alternative | INTERPOSER HAVING PASSIVE EQUALIZER, MANUFACTURING METHOD THEREOF, STACKED CHIP PACKAGE INCLUDING THE INTERPOSER, AND MANUFACTURING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 김정호 | - |
| dc.contributor.nonIdAuthor | 김희곤 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2012-0005722 | - |
| dc.identifier.patentRegistrationNumber | 10-1354634-0000 | - |
| dc.date.application | 2012-01-18 | - |
| dc.date.registration | 2014-01-16 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.