플래시 메모리의 소모 전력 감소 방법 및 그 장치A Sense Amplifier Using Binary Bit-Inversion Techniques and Encoder-Decoder Circuit for On-Chip Flash Read Current Reduction

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 225
  • Download : 0
DC FieldValueLanguage
dc.contributor.author김탁곤ko
dc.contributor.author박대진ko
dc.date.accessioned2017-12-20T06:38:03Z-
dc.date.available2017-12-20T06:38:03Z-
dc.date.issued2014-03-25-
dc.identifier.urihttp://hdl.handle.net/10203/231157-
dc.description.abstract플래시 메모리의 소모 전력 감소 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 플래시 메모리의 소모 전력 감소 방법은 외부로부터 바이너리 데이터를 수신하는 단계; 플래시 메모리의 제1 방향으로 미리 설정된 제1 세그먼트 단위 각각에서 상기 바이너리 데이터의 제1 값 개수가 제2 값 개수 이하가 되도록 비트 변환을 수행하는 단계; 상기 플래시 메모리의 제2 방향으로 미리 설정된 제2 세그먼트 단위 각각에서 상기 바이너리 데이터의 상기 제1 값 개수가 상기 제1 값 개수 이하가 되도록 비트 변환을 수행하는 단계; 상기 제1 방향으로 비트 변환된 상기 바이너리 데이터의 상기 제2 값에 대한 전체 개수와 상기 제2 방향으로 비트 변환된 상기 바이너리 데이터의 상기 제2 값에 대한 전체 개수를 비교하는 단계; 및 상기 전체 개수가 많은 방향으로 상기 바이너리 데이터에 대해 비트 변환된 변환 바이너리 데이터를 상기 플래시 메모리에 저장하는 단계를 포함하고, 상기 플래시 메모리에 저장된 상기 변환 바이너리 데이터를 상기 전체 개수가 많은 방향의 세그먼트 단위로 비트 변환하여 읽는 단계를 더 포함함으로써, 플래시 메모리를 읽을 때의 소모 전력을 감소시킬 수 있다.-
dc.title플래시 메모리의 소모 전력 감소 방법 및 그 장치-
dc.title.alternativeA Sense Amplifier Using Binary Bit-Inversion Techniques and Encoder-Decoder Circuit for On-Chip Flash Read Current Reduction-
dc.typePatent-
dc.type.rimsPAT-
dc.contributor.localauthor김탁곤-
dc.contributor.nonIdAuthor박대진-
dc.contributor.assignee한국과학기술원-
dc.identifier.iprsType특허-
dc.identifier.patentApplicationNumber10-2012-0124865-
dc.identifier.patentRegistrationNumber10-1379883-0000-
dc.date.application2012-11-06-
dc.date.registration2014-03-25-
dc.publisher.countryKO-
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0