DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최양규 | ko |
dc.contributor.author | 한진우 | ko |
dc.date.accessioned | 2017-12-18T04:43:08Z | - |
dc.date.available | 2017-12-18T04:43:08Z | - |
dc.date.issued | 2008-09-01 | - |
dc.identifier.uri | http://hdl.handle.net/10203/228180 | - |
dc.description.abstract | 본 발명은 핀펫 구조의 디램 셀 트랜지스터 제조 방법에 관한 것이다.본 발명에 따른 핀펫 구조의 디램 셀 트랜지스터 방법은 반도체 기판 상에 핀 구조의 액티브 영역과 필드 영역 상에 게이트 산화막을 형성하는 단계, 게이트 산화막 상에 게이트 구조체를 형성하는 단계, 게이트 패턴의 양 측벽에 게이트 스페이서를 형성하는 단계, 기판 전면에 금속을 증착하고 열처리하여 금속 실리사이드 소오스/드레인을 형성하는 단계, 실리사이드 반응이 일어나지 않은 금속을 제거하는 단계를 포함한다.본 발명에 따르면, 문턱전압을 1.0V 이상으로 높게 유지할 수 있을 뿐만 아니라, 게이트 유도 드레인 누설(GIDL)전류의 감소에 의한 리프레시(Refresh) 특성을 향상시키는 효과가 있다.다중 게이트(Multiple Gate), 금속 실리사이드(Metal Silicide), 게이트 유도 드레인 누설(GIDL), 리텐션(Retention) | - |
dc.title | 핀펫 구조의 디램 셀 트랜지스터 제조 방법 | - |
dc.title.alternative | Method for Manufacturing FinFET DRAM Cell Tranasistor | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 최양규 | - |
dc.contributor.nonIdAuthor | 한진우 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2007-0042524 | - |
dc.identifier.patentRegistrationNumber | 10-0857087-0000 | - |
dc.date.application | 2007-05-02 | - |
dc.date.registration | 2008-09-01 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.