A Silicon nanowire transistor and its memory application

Abstract

본 연구에서는 정보 저장층과 채널 사이에 존재하는 절연막을 제거함으로써 메모리 동작 전압 및 시간을 1T/1C DRAM에서 요구하는 수준으로 개선 하였다. 특히 전하를 정보 저장층에 트랩 (trap) 시킴으로써 매우 우수한 retention 특성을 확인하였다. 본 연구에서 제안하고 있는 커패시터 없는 DRAM은 현재 널리 사용되고 있는 1T/1C DRAM을 대체할 수 있는 유망한 메모리 소자이다. 아직은 제품 단계에서 요구하는 모든 성능 수준을 충족하지 못하지만 지속적인 연구 개발을 통해 우수한 메모리 성능을 확보할 수 있을 것으로 예상된다. 특히 새로운 연구 분야 및 시장을 창출하고, 이를 통해 반도체 기반 메모리의 지속적인 발전을 견인할 것으로 기대된다...