Showing results 1 to 2 of 2
HLS-pg: high-level synthesis of power-gated circuits = 파워게이팅을 적용한 회로의 상위 수준 합성link Choi, Eun-joo; 최은주; et al, 한국과학기술원, 2008 |
Minimizing wakeup latency under rush-current constraint in power-gated circuits = 파워 게이팅이 적용된 회로에서 제한된 돌입 전류를 사용한 활성화 시간 최적화 기법link Kim, Sang-Min; 김상민; et al, 한국과학기술원, 2010 |
Discover