Showing results 1 to 2 of 2
TLB and memory architecture for high TLB reach and superpage utilization = 티엘비 용량과 수퍼페이지 이용을 높이기위한 티엘비 및 메모리 구조link Park, Cheol-Ho; 박철호; et al, 한국과학기술원, 2002 |
캐쉬 일관성 프로토콜의 검증 및 계층적 구현 = Verification and a layered implementation of cache coherence protocolslink 박철호; Park, Cheol-Ho; et al, 한국과학기술원, 1997 |
Discover