Showing results 1 to 4 of 4
A Low-power Multi-slope ADC Architecture 류승탁; 홍혁기; 백승엽, 대한전자공학회 하계학술대회, 대한전자공학회, 2010 |
(A) multi-bits per cycle SAR ADC structure for high speed and low power designs = 고속 저전력 디자인을 위한 multi-bits per cycle SAR ADC 구조link Hong, Hyeok-Ki; 홍혁기; et al, 한국과학기술원, 2016 |
Speed enhancement 기법을 포함하는 45nm 7b 1.1V 800MS/s, 1.25V 1GS/s nonbinary 2bit/cycle SAR ADC 의 설계 = A 45nm CMOS, 7-b, 1.1-V 800-MS/s, 1.25-V 1-GS/s, Nonbinary 2-b/cycle SAR ADC with Speed Enhancement Techniqueslink 홍혁기; Hong, Hyeok-Ki; et al, 한국과학기술원, 2012 |
동상 전압을 이용한 SAR-TYPE ADC의 정적 선형성 개선 커패시터 스위칭 알고리듬 강현욱; 홍혁기; 류승탁, SOC 학술대회, 대한전자공학회 SoC 설계연구회, 2014-05-17 |
Discover