향상된 시간영역에서의 인터폴레이션 기법을 적용한 6bit Flash ADC

Abstract

본 논문에서는 이전에 발표된 우리 연구실의 고유기술인 Flash ADC의 TDLI 기법을 발전시킨 구조를 연구한 결과를 정리한 것이다. 이전 TDLI 구조에서 비교기의 개수를 줄이기 위하여 Interpolation factor를 증가시켜 Multiple TDLI를 적용한 2-channel 6-bit 5GS/s Flash ADC를 65nm 공정을 이용하여 설계하였다. 이전구조와 비교했을 때 Interpolation factor의 증가에 따른 CLK2를 결정하는 문제가 더욱 두드러졌다. Multiple TDLI 구조가 동작하기 위한 구간인 TD가 이전 구조대비 더 짧아졌기 때문이다. 그래서 CLK2를 결정하는 부분에 아이디어를 내어 Chip 내부에서 결정하는 새로운 방법을 제안하고 구성하여 Chip의 완성도를 높이고자 하였다. Multiple TDLI 구조는 기존에 제안되었던 구조에 비해서 비교기의 개수를 더욱 줄일 수 있었고 이전 구조와 비교해서 전력효율을 높일 수 있었다. 저전력으로 고속동작하는 Flash ADC를 구현하기 위해서 또 다른 방법으로 Time-interleaving 기법을 적용한 구조를 설계하였고 레이아웃은 최대한 Symmetric하게 하여 두 채널 간에 발생할 수 있는 Gain 문제를 해결하고자 하였다. 채널간의 Timing skew 문제는 Clock buffer에 Delay 블록을 두어 Chip의 외부에서 조절하는 방법으로 설계하였다. Presim. 결과로 보면 현재 발표된 논문들 중에서도 경쟁력있는 결과라고 볼 수 있다.