전력 효율적인 저역 통과 필터 설계

Abstract

본 논문에서는 저 전력을 위해 flipped voltage follower (FVF) 를 이용한 새로운 저역 필터 구조와 기존의 source follower (SF) based filter 를 이용한 최적화 설계 방법을 제안한다. 새롭게 제안된 필터 구조는 complex pole pair 를 생성하는 FVF 와 FVF 에서 발생하는 zero 를 제거 하기 위한 SF 로 구성이 된다. 새롭게 제안된 필터 구조는 환경 변수를 고려 하여 zero 제거 기술을 사용하였고, Bandwidth (BW)-power 효율성관점에서 분석이 되었다. 분석된 결과는 제안된 구조가 큰 load cap 을 drive 하면서 low Q 를 구현 할 때 높은 BW-power 효율성을 가진다는 것을 보여 준다. 기존의 source follower based filter 를 이용한 설계 방법은 MATLAB 을 이용한 최적화 방법과 기생 cap과 gm의 non-ideality 를 고려한 조절 방법을 제공한다. 제안된 구조와 설계 방법은 180nm 공정과 1.8V supply voltage 를 이용하여 구현 되었고 측정 되었다. 측정된 결과는 제안된 구조와 설계 방법의 충분한 용이성을 보여 줄 뿐만 아니라, 지금까지 발표된 다른 필터와 비교 하였을 때에도 우수한 성능을 보여 준다.