Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter = 공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 356
  • Download : 0
DC FieldValueLanguage
dc.contributor.advisorPark, In-Cheol-
dc.contributor.advisor박인철-
dc.contributor.authorLee, Young-Joo-
dc.contributor.author이영주-
dc.date.accessioned2013-09-12T01:54:30Z-
dc.date.available2013-09-12T01:54:30Z-
dc.date.issued2010-
dc.identifier.urihttp://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=488005&flag=dissertation-
dc.identifier.urihttp://hdl.handle.net/10203/180667-
dc.description학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 2010.2, [ vi, 46 p. ]-
dc.languageeng -
dc.publisher한국과학기술원-
dc.subjectJunction-Splitting Capacitor Array-
dc.subjectCapacitor Mismatch-
dc.subjectLow-Power ADC design-
dc.subjectRedundant ADC-
dc.subject공정 오류-
dc.subject접합-분할 어레이-
dc.subject저전력 아날로그 디지털 변환기-
dc.subject여분 단계-
dc.subject연속 근사 아날로그 디지털 변환기-
dc.subjectSAR ADC-
dc.titleDesign and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter = 공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석-
dc.typeThesis(Master)-
dc.identifier.CNRN488005/325007 -
dc.description.department한국과학기술원 : 전기 및 전자공학과, -
dc.identifier.uid020083386-
dc.contributor.localauthorPark, In-Cheol-
dc.contributor.localauthor박인철-
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0