Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | Park, In-Cheol | - |
| dc.contributor.advisor | 박인철 | - |
| dc.contributor.author | Lee, Young-Joo | - |
| dc.contributor.author | 이영주 | - |
| dc.date.accessioned | 2013-09-12T01:54:30Z | - |
| dc.date.available | 2013-09-12T01:54:30Z | - |
| dc.date.issued | 2010 | - |
| dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=488005&flag=dissertation | - |
| dc.identifier.uri | http://hdl.handle.net/10203/180667 | - |
| dc.description | 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 2010.2, [ vi, 46 p. ] | - |
| dc.language | eng | - |
| dc.publisher | 한국과학기술원 | - |
| dc.subject | Junction-Splitting Capacitor Array | - |
| dc.subject | Capacitor Mismatch | - |
| dc.subject | Low-Power ADC design | - |
| dc.subject | Redundant ADC | - |
| dc.subject | 공정 오류 | - |
| dc.subject | 접합-분할 어레이 | - |
| dc.subject | 저전력 아날로그 디지털 변환기 | - |
| dc.subject | 여분 단계 | - |
| dc.subject | 연속 근사 아날로그 디지털 변환기 | - |
| dc.subject | SAR ADC | - |
| dc.title | Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter | - |
| dc.title.alternative | 공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석 | - |
| dc.type | Thesis(Master) | - |
| dc.identifier.CNRN | 488005/325007 | - |
| dc.description.department | 한국과학기술원 : 전기 및 전자공학과, | - |
| dc.identifier.uid | 020083386 | - |
| dc.contributor.localauthor | Park, In-Cheol | - |
| dc.contributor.localauthor | 박인철 | - |
- Appears in Collection
- EE-Theses_Master(석사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.