RC 회로망을 이용한 on-wafer noise 측정 검증용 noise standard의 설계

Abstract

Noise parameter의 on-wafer 측정은 트랜지스터의 분석 및 개발 그리고 저잡음 MMIC 회로의 설계 등에 있어 매우 중요하다. On-wafer noise 측정을 위해서는 여러 가지 측정 장비들이 사용되고 있는데 이들의 정확성을 판단하기 위해서 noise standard가 사용되게 된다. Noise standard들은 대개 수동소자로서 측정된 S-parameter로부터 noise parameter들을 예측할 수 있으므로, 이 예측된 값과 실제로 noise parameter를 측정하여 얻은 값을 비교함으로써 측정 시스템의 정확성을 판단할 수 있다. On-wafer noise standard로 사용되기 위해서는 우선 noise parameter와 S-parameter의 특성이 우리가 측정하려는 FET와 비슷하여야 하며 또한 wafer 상에 쉽게 구현될 수 있을 만큼 간단해야 한다. 하지만 on-wafer noise 측정의 검증을 위한 standard는 활용 가능한 종류들이 많지 않으며, 특성도 만족스럽지 못하다. 따라서 이 논문에서는 체계적인 접근 방법을 통하여 간단하면서도 누구라도 재현 가능한 on-wafer 측정용 noise standard들을 제안하였다. 본 논문에서 제안된 noise standard는 저항과 capacitor 각각 3개씩으로 구성된 RC $\pi$-network이다. 그리고 제안된 noise standard는 1~3GHz 영역에서 실제의 FET와 그 절대값과 주파수 동작이 비슷한 noise parameter와 S-parameter를 나타내며, 또, 공정에 따른 RC 값의 변화에도 크게 영향을 받지 않는다. 따라서, 제안된 noise standard는 현재까지의 noise standard들과는 달리 1~3GHz 대역의 on-wafer 측정에 가장 적합한 noise standard라고 할 수 있다. 특히, 체계적인 접근 방법으로 인해 여러가지 size, bias의 FET에 대해서도 적용될 수 있다는 장점을 가진다.