Ionized metal plasma(IMP) sputter system을 이용해 증착한 Cu/Ta(N) 박막의 접착특성 및 확산방지특성에 대한 연구

Abstract

전자패키지(electronic package)는 대형 컴퓨터의 경우 수 백만 개 이상의 요소들(저항, 커패시턴스, 다이오드, 트랜지스터 등)을 포함하고 있으며 이들이 어떤 기능을 하기 위해서는 이들을 상호 연결시켜 하나의 회로를 형성시켜야 한다. 많은 양의 정보를 보다 신속하고 정확하게 처리하기 위해 반도체 칩(chip)의 발전과 더불어 칩들 자체 또는 칩과 다른 주변기기간의 상호 신호 전달, 기계적인 지탱, 생성된 열의 방출뿐만 아니라 주위 환경으로부터 기기를 보호해 주는 역할을 하는 패키징 기술의 발전이 빠른 속도로 진행하고 있다.[1] 최근 mobile 제품들의 발전과 함께 고집적 패키지 기술이 요구되면서 through-Si via (TSV)를 수직으로 연결하는 3차원 적층 방법이 활발히 연구되고 있다. TSV를 통해 층간 연결이 최소화 될 수 있기 때문에 고속, 소형화를 이룰 수 있다. TSV를 이용한 적층 방식은 일반적으로 다음과 같이 진행된다. Si deep RIE 방법으로 TSV를 형성시킨 후, $SiO_2$ 절연층 위에 adhesion layer 및 diffusion barrier layer로써 Ta 박막과 Cu seed 층으로써 Cu 박막을 via 내부에 증착하고, electroplating법으로 Cu를 채운 다음, CMP를 통해 칩을 얇게 하고 최종적으로 bump를 형성하여 여러 칩들을 3차원으로 적층시킨다. 이때 TSV 내부에 void 없이 성공적인 electroplating을 위해서는 Cu seed 층의 via 내에서의 증착 분포가 가능한 한 균일하여야 하며, CMP 및 electroplating 공정 중 이 Cu 박막이 분리되거나 공정 후에도 사용 중에 열적, 기계적 응력을 받아 Cu 박막의 탈착이 발생하는 일이 없도록 Cu 박막의 접착력이 우수해야 한다. 또한 Cu는 Si내로 확산이 잘되어 band gap 내에서 acceptor states와 donor states를 생성하는 deep level dopant로 작용하여 leakage current를 유발함으로써 소자의 오동작을 발생시키기 때문에 Cu의 확산을 방지하기 위해 $SiO_2$ 와 Cu 사이에 효과적인 확산방지막을 사용하는 것이 필수적이다. 본 연구에서는 via 내에서의 sputtering 방식으로 우수한 증착도포 특성을 얻기 위해 ionized metal plasma(IMP) sputter system이 Cu 박막증착에 도입되었으며, Cu와 $SiO_2$ /Si 기판 사이의 접착력을 증진시키기 위하여 adhesion layer 및 diffusion barrier layer로써 Ta(TaNx) 박막을 이용하였다. IMP sputter system은 유도 결합 플라즈마를 타겟과 기판 사이에서 생성하여 스퍼터된 원자들을 electron collision과 penning ionization에 의해 효과적으로 이온화시키고 기판부에 bias를 가하여 이온화된 원자들을 기판과 수직하게 기판쪽으로 가속시킬 수 있다. 따라서 IMP sputter system은 전통적인 magnetron sputtering 방식에 비해 매우 방향성 있는 sputtering 방식으로 aspect ratio가 큰 via hole 내에서도 증착이 취약할 수 있는 바닥면과 옆면에 우수한 증착도포 특성을 얻을 수 있다. 본 연구에서는 IMP sputter system의 ICP power, 기판 bias에 따른 Cu/Ta 박막의 접착 특성, 확산방지 특성과 함께Ta 박막의 두께에 따른 접착 특성을 연구하였다. 또한 reactive sputtering 방법으로 N/Ta ratio를 변화시키며 증착된 $TaN_x$ 박막의 접착 특성과 확산방지 특성을 연구하였다.