IMP-PVD system을 이용하여 증착한 via hole 내부의 Cu 박막 형상에 관한 연구

Abstract

구리를 이용한 via hole의 filling공정에서 구리의 증착 형상을 파악하는 것은 매우 중요하다. 그러나, SEM 사진을 이용하는 방법으로는 박막의 두께를 정확하게 측정하기가 어렵다. 본 연구에서 EDS정량 분석 결과를 이용하는 방법을 고안하였다. 우선, $SiO_2(5000Å)/Si$ 기판 위에 여러 가지 두께의 Cu층을 증착 하고 이 시편들을 분석하였다. EDS 분석 결과 다양한 전자 입자 에너지에 따른 구리의 Lα peak과 실리콘의 Kα peak의 비율을 나타내는 표준 data를 작성해 낼 수 있다. 또한 실험 결과와 정확히 일치하는 전산모사를 개발하여 분석조건이 바뀌어도 표준 data를 이용할 수 있게 하였다. 그 후에 IMP-PVD system을 이용항 실제 via hole에 구리를 증착하였다. 표준 data를 이용하여 via hole의 증착 형상을 분석하였다. ICP power와 기판 bias가 증가함에 따라서 바닥면에 가까운 벽면의 구리 두께가 점차 증가하는데, 이것은 바닥면의 Cu층이 재스퍼터링 되어 벽면에 재증착되기 때문으로 생각한다. 여기에 MCM(Monte Carolo Method) model을 이용하여 실험결과와 비교가능한 전산모사 방법을 개발하였다.