X.25와 SDLC간의 gateway의 구현과 성능 분석에 관한 연구 = Performance analysis and implementation of gateway between X.25 and SDLC

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 287
  • Download : 0
Heterogeneous network의 증가와 그것들 상호간의 정보교환 및 resource를 활용하기 위하여, protocol conversion의 필요성은 증대되고 있으나, 그것의 일반적인 이론은 없다. 본 논문에서는 근간의 연구를 토대로 하여, CCITT에서 채택된 X.25 network과 IBM이 채택한 system network architecture (SNA)의 synchronous data link control(SDLC)간의 protocol converter를 link level mapping method를 이용하여 구현한다. 그것은 IBM SNA layer 2를 X.25 layer 3에 mapping 시킴으로써, X.25 layer 3의 vertual circuit을 SNA의 real circuit으로 간주하게 하는 것이다. 성능 분석을 통하여 각종 parameter에 대한 throughput과 mean waiting time을 구하며, 특히 converter가 수신한 SDLC frame이 X.25 network에서 규정한 data packet size 보다 더 클 경우에 full-and-reminder packetizing 분할 방식보다는 equal packetizing 분할 방식이 성능을 더 향상 시킬 수 있음이 드러난다. 그리고 tandem queue, G/G/1 analysis를 통하여 더욱 더 정확한 모델링을 제안하고, service time 의 분포를 구하는 일을 차후 과제로 남겨둔다.
Advisors
은종관researcherUn, Chong-Kwanresearcher
Description
한국과학기술원 : 전기 및 전자공학과,
Publisher
한국과학기술원
Issue Date
1991
Identifier
67878/325007 / 000891468
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1991.2, [ vi, 69 p. ]

URI
http://hdl.handle.net/10203/38027
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=67878&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0