1 비트 ADC 시스템에서 시간 오버샘플링을 이용한 재구성 가능한 시퀀스 디자인 방법 및 시스템Method and System for Designing Reconstructible sequence using Oversampling in Time Domain with 1 bit ADC

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 142
  • Download : 0
1 비트 ADC 시스템에서 시간 오버샘플링을 이용한 재구성 가능한 시퀀스 디자인 방법 및 시스템이 제시된다. 본 발명에서 제안하는 1 비트 ADC 시스템에서 시간 오버샘플링을 이용한 재구성 가능한 시퀀스 디자인 방법은 송신단의 맵퍼를 통해 인접한 심볼들 간의 천이에 대해 제로-크로싱(zero-crossimg)을 나타내는 함수를 이용하여 시퀀스를 전송하는 단계, 전송된 시퀀스를 수신단에서 수신하여 오버샘플링하고, 오버샘플링된 샘플들이 1-비트 ADC를 통과했을 때 각 천이를 출력의 연속된 값에 따라 분류하는 단계, 분류된 집합 간에 서로 연결될 수 있는 조합을 확인하여 재구성 가능한 시퀀스의 개수를 구하는 단계 및 재구성 가능한 시퀀스의 개수를 이용하여 계산된 전체 시퀀스의 경우의 수에 정보를 맵핑하여 재구성 가능한 시퀀스를 구성하는 단계를 포함한다.
Assignee
한국과학기술원
Country
KO (South Korea)
Application Date
2019-02-07
Application Number
10-2019-0014339
Registration Date
2020-08-03
Registration Number
10-2142800-0000
URI
http://hdl.handle.net/10203/275738
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0