멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법processor throttling 기법을 활용한 processor power-gating 구조 및 방법
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 김동준 | ko |
| dc.contributor.author | 송석우 | ko |
| dc.contributor.author | 이민석 | ko |
| dc.contributor.author | 서웅 | ko |
| dc.contributor.author | 조연곤 | ko |
| dc.contributor.author | 류수정 | ko |
| dc.date.accessioned | 2020-04-01T07:20:41Z | - |
| dc.date.available | 2020-04-01T07:20:41Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/273760 | - |
| dc.title | 멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법 | - |
| dc.title.alternative | processor throttling 기법을 활용한 processor power-gating 구조 및 방법 | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 김동준 | - |
| dc.contributor.nonIdAuthor | 송석우 | - |
| dc.contributor.nonIdAuthor | 이민석 | - |
| dc.contributor.nonIdAuthor | 서웅 | - |
| dc.contributor.nonIdAuthor | 조연곤 | - |
| dc.contributor.nonIdAuthor | 류수정 | - |
| dc.contributor.assignee | KAIST | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 201410232954.5 | - |
| dc.identifier.patentRegistrationNumber | ZL201410232954.5 | - |
| dc.date.application | 2014-05-29 | - |
| dc.date.registration | 2019-11-15 | - |
| dc.publisher.country | CC | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.