실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그제조 방법STRUCTURE AND MANUFACTURING METHOD FOR SINGLE ELECTRONTRANSISTOR BY USING SILICIDE LAYER

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 107
  • Download : 0
본 발명은 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그 제조 방법에 관한 것으로, 특히 그 제조 방법은 절연층이 매몰된 반도체 기판 상부에 반도체층을 형성하고 이를 식각해서 소오스/드레인 영역 및 채널 예정 영역을 정의하고 , 소오스/드레인 영역의 반도체층 상부에 제 1실리사이드막을 형성하고, 채널 예정 영역의 반도체층 중앙에 미세 간격을 갖으며 제 1실리사이드막을 소정 부분 덮도록 제 2실리사이드막을 형성하고, 제 2실리사이드막 사이에 드러난 채널 영역 중앙의 반도체층으로 이루어진 양자점을 형성하고, 결과물 상부에 게이트 산화막을 형성하고, 게이트 산화막의 콘택홀을 통해 제 1실리사이드막과 연결되는 소오스/드레인 전극을 형성한 후에, 양자점의 게이트 산화막 상부에 배치된 게이트 전극을 형성한다. 따라서 본 발명은 실리사이드와 반도체층의 접합을 이용해서 100㎚2 이하 크기의 양자점을 형성함으로써 향상된 동작 온도를 갖으며 기존 실리사이드 기술을 채택하므로 제조 공정이 용이하다.
Assignee
학교법인 한국정보통신학원
Country
KO (South Korea)
Issue Date
2004-05-27
Application Date
2002-03-08
Application Number
10-2002-0012491
Registration Date
2004-05-27
Registration Number
10-0434813-0000
URI
http://hdl.handle.net/10203/236592
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0