다차원 격자－ＲＳ 연접 부호의 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치를 위한 오류 정정 회로, 및 플래쉬 메모리 장치Multi-stage decoding circuit and method for concatenated codes with Inner TCM and Outer multi-stage RS Concatenated code, error correct circuit using the same for flash memory, and flash memory device using the same
본 발명은 다차원 격자-RS 연접 부호의 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치를 위한 오류 정정 회로, 및 플래쉬 메모리 장치에 관한 것으로서, 특히 본 발명의 플래쉬 메모리 장치의 오류 정정 회로는 플래쉬 메모리 코어로부터 제공되는 저장 데이터 중 일부를 인가받아 다차원 복조, 비터비 복호, 및 RS 복호를 순차적으로 수행하여 부분격자 선택 데이터를 출력하는 제1 스테이지 복호부; 및 상기 제1 스테이지 복호부의 부분격자 선택 데이터 및 상기 플래쉬 메모리 코어로부터 제공되는 저장 데이터의 나머지를 인가받아 다차원 복조, 및 RS 복호를 순차적으로 수행하여 신호점 선택 데이터를 출력하는 제2차 스테이지 복호부를 포함할 수 있다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2013-02-12
- Application Date
- 2011-04-28
- Application Number
- 10-2011-0040285
- Registration Date
- 2013-02-12
- Registration Number
- 10-1234373-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.