파워 게이팅 회로 및 이를 포함하는 집적 회로POWER GATING CIRCUIT AND INTEGRATED CIRCUIT INCLUDING THE SAME
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 김형옥 | ko |
| dc.contributor.author | 최정연 | ko |
| dc.contributor.author | 이봉현 | ko |
| dc.contributor.author | 서문준 | ko |
| dc.contributor.author | 신영수 | ko |
| dc.date.accessioned | 2017-12-20T07:17:28Z | - |
| dc.date.available | 2017-12-20T07:17:28Z | - |
| dc.date.issued | 2016-04-07 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/231234 | - |
| dc.description.abstract | 감소된 배선 길이를 가지는 파워 게이팅 회로는 로직 회로, 스위칭 소자 및 리텐션 플립-플롭을 포함한다. 로직 회로는 1 전원 레일과 가상 전원 레일 사이에 연결된다. 스위칭 소자는 모드 제어 신호에 응답하여 가상 전원 레일을 제2 전원 레일에 선택적으로 연결한다. 리텐션 플립-플롭은 가상 전원 레일의 전압을 제어 신호로서 수신하고, 가상 전원 레일의 전압에 응답하여 플립-플롭 동작 또는 데이터 유지 동작을 선택적으로 수행한다. | - |
| dc.title | 파워 게이팅 회로 및 이를 포함하는 집적 회로 | - |
| dc.title.alternative | POWER GATING CIRCUIT AND INTEGRATED CIRCUIT INCLUDING THE SAME | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 신영수 | - |
| dc.contributor.nonIdAuthor | 김형옥 | - |
| dc.contributor.nonIdAuthor | 최정연 | - |
| dc.contributor.nonIdAuthor | 이봉현 | - |
| dc.contributor.nonIdAuthor | 서문준 | - |
| dc.contributor.assignee | 삼성전자주식회사,한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2009-0021678 | - |
| dc.identifier.patentRegistrationNumber | 10-1612298-0000 | - |
| dc.date.application | 2009-03-13 | - |
| dc.date.registration | 2016-04-07 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.