지연 고정 루프 회로 및 지연 고정 루프 회로의 동작 방법DELAY LOCKED LOOP CIRCUIT AND METHOD OF OPERATING DELAY LOCKED LOOP CIRCUIT
지연 고정 루프 회로는 페이즈 디텍터, 차지 펌프, 지연부 및 듀티 사이클 조절부를 포함한다. 페이즈 디텍터는 기준 클럭 신호 및 출력 클럭 신호 사이의 제1 위상 차이를 제1 듀티 사이클로 변환하여 제1 듀티 신호를 생성하고, 제1 듀티 사이클을 증폭하여 제1 증폭 듀티 신호를 출력하고, 출력 클럭 신호 및 출력 클럭 신호의 반전 신호 사이의 제2 위상 차이를 제2 듀티 사이클로 변환하여 제2 듀티 신호를 생성하고, 제2 듀티 사이클을 증폭하여 제2 증폭 듀티 신호를 출력한다. 차지 펌프는 제1 증폭 듀티 신호 및 제2 증폭 듀티 신호에 기초하여 제어 전압을 제공한다. 지연부는 제어 전압에 따라 기준 클럭 신호를 시간 지연하여 지연 기준 클럭 신호를 제공한다. 듀티 사이클 조절부는 출력 클럭 신호 및 출력 클럭 신호의 반전 신호 따라 결정되는 증폭 듀티 신호에 기초하여 기준 지연 클럭 신호의 듀티 사이클을 조절하고 출력 클럭 신호를 제공한다. 본 발명의 실시예들에 따른 지연 고정 루프 회로는 시간 증폭기를 이용하여 전체 시스템의 전력 소모를 줄이고, 성능을 높일 수 있다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2016-06-09
- Application Date
- 2014-03-31
- Application Number
- 10-2014-0037832
- Registration Date
- 2016-06-09
- Registration Number
- 10-1630602-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.