A Silicon nanowire transistor and its memory application = 실리콘 나노와이어 트랜지스터 및 메모리로의 응용

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 521
  • Download : 0
본 연구에서는 정보 저장층과 채널 사이에 존재하는 절연막을 제거함으로써 메모리 동작 전압 및 시간을 1T/1C DRAM에서 요구하는 수준으로 개선 하였다. 특히 전하를 정보 저장층에 트랩 (trap) 시킴으로써 매우 우수한 retention 특성을 확인하였다. 본 연구에서 제안하고 있는 커패시터 없는 DRAM은 현재 널리 사용되고 있는 1T/1C DRAM을 대체할 수 있는 유망한 메모리 소자이다. 아직은 제품 단계에서 요구하는 모든 성능 수준을 충족하지 못하지만 지속적인 연구 개발을 통해 우수한 메모리 성능을 확보할 수 있을 것으로 예상된다. 특히 새로운 연구 분야 및 시장을 창출하고, 이를 통해 반도체 기반 메모리의 지속적인 발전을 견인할 것으로 기대된다...
Advisors
Choi, Yang Kyuresearcher최양규researcher
Description
한국과학기술원 :전기및전자공학과,
Publisher
한국과학기술원
Issue Date
2015
Identifier
325007
Language
eng
Description

학위논문(박사) - 한국과학기술원 : 전기및전자공학과, 2015.2 ,[xxiv, 150 p. :]

Keywords

silicon nanowire; metal-oxide semiconductor filed-effect transistor; floating body effect; single transistor latch; capacitor-less DRAM; bipolar junction transistor; bistable resistor; Bosch process; silicon pillar; charge trap memory; 실리콘 나노선; 금속 산화막 반도체 전계 효과 트랜지스터; 부유 바디 효과; 단일 트랜지스터 래치; 커패시터 없는 디램; 바이폴라 접합 트랜지스터; 바이리스터; 보쉬 공정; 실리콘 기둥; 전하 트랩형 메모리

URI
http://hdl.handle.net/10203/206925
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=615670&flag=dissertation
Appears in Collection
EE-Theses_Ph.D.(박사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0