Separate extraction of source/drain resistances in ultra-thin body SOI MOSFET with underlap structure

Abstract

정확한 파라미터 값의 추출을 위해서, 실리콘 위 절연막 웨이퍼 상에서 언더랩 구조를 가지는 매우 얇은 바디 두께를 가지는 MOSFET에서 기생 저항 성분을 분리하여 추출하는 연구를 진행하였다. 또한 실험 결과와 시뮬레이션 결과를 바탕으로 하여 비교를 해보았을 때, 자동으로 정렬되도록 하는 임플란트를 수행하였음에도 불구하고, 소스 및 드레인 저항의 비대칭으로 형성된 현상을 발견할 수 있었다. 또한 제안된 방법으로 분리하여 추출된 소스 및 드레인 저항의 값의 여부를 검증하기 위해서, 기존의 잘 알려진 방법인 채널 저항 기법과 동반하여 값의 비교를 수행하였다. 그리고 특히 몬테 카를로 임플란트 모델을 기반으로한 시뮬레이션을 수행하였고, 임플란트 과정중의 변화가 소스 및 드레인 저항의 비대칭성을 일으킬 수 있는 원인 중 하나임을 확인하였다.