DSpace at KOASAS
Browsing DSpace

Browse "School of Electrical Engineering(전기및전자공학부)" by Subject 시간-디지털 변환기

A to Z

All 0-9

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

or enter first few letters:

Showing results 1 to 8 of 8

1
(A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link

Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011

2
(A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link

Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011

3
(A) digital phase-locked loop with phase detector quantization noise suppression techniques = 위상차 검출기의 양자화 잡음을 줄이는 방법을 사용한 디지털 위상고정루프link

Son, Woo-Kon; 손우곤; et al, 한국과학기술원, 2009

4
(A) synchronous clock generator using time-to-digital converter for mobile memory application = 모바일 메모리 어플리케이션을 위한 시간-디지털 변환기를 이용한 클럭 동기화 회로link

Kim, Mi-Jo; 김미조; et al, 한국과학기술원, 2010

5
Analysis and design of wide dynamic range time-to-digital converter using ring counter = 링 카운터를 이용한 넓은 입력 범위를 갖는 시간-디지털 변환기의 분석 및 디자인link

Kang, Min Young; 강민영; et al, 한국과학기술원, 2015

6
High-resolution ADC-assisted time-to-digital converter = ADC를 이용한 고해상도 시간 디지털 변환기link

Kim, Jung-Ho; 김중호; et al, 한국과학기술원, 2014

7
Logarithmic resistance-to-digital converter for multi-level cell phase change memory readout = 멀티레벨 상변화 메모리의 readout을 위한 로그 저항-디지털 변환기link

Kwon, Ji-Wook; 권지욱; et al, 한국과학기술원, 2016

8
저전력 게이팅된 링 발진기 기반의 시간-디지털 변환기와 혼합형 루프 필터를 이용한 최적화된 잡음을 갖는 위상동기루프의 설계 = Design of a noise optimized phase-locked loop using hybrid loop filter with a low-power gated-ring oscillator time-to-digital converterlink

김동인; Kim, Dongin; et al, 한국과학기술원, 2016

Discover

Type

. next

Open Access

Date issued

. next

Subject

. next

rss_1.0 rss_2.0 atom_1.0