Showing results 1 to 3 of 3
(A) novel low jitter and skew clock distribution network for 3-D stacked chip package = 3차원 적층 칩 패키지를 위한 새로운 저 지터, 저 스큐 클럭 신호 분배 네트워크link Lee, Woo-Jin; 이우진; et al, 한국과학기술원, 2011 |
(A) three-dimensional stacked-chip star-wiring I/O clock distribution networks for low jitter, skew, and delay applications = 저 지터, 저 스큐, 저 디레이를 위한 3차원 적층칩 스타 와이어링 I/O 클럭 분배 네트워크link Ryu, Chung-hyun; 유충현; et al, 한국과학기술원, 2008 |
Proposal of TSV-based 3D clock distribution networks and analysis = 관통 실리콘 비아 기반 3차원 클락 분배망에 관한 연구link Kim, Da-Young; 김다영; et al, 한국과학기술원, 2012 |
Discover