| 1 | 8051 호환 마이크로컨트롤러의 설계 이용석; 이성원; 강형주; 김진석; 박인철, 대한전자공학회 추계종합학술대회, v.32, no.2, pp.173 - 176, 대한전자공학회, 2000-11-25 |
| 2 | A 32-bit Multithreaded RISC for Embedded Real-time Application 배영돈; 박인철, 한국반도체학술대회 (KSC), pp.249 - 250, 2002-02 |
| 3 | A 7.34Gb/s (70528, 65536) Concatenated-BCH Encoder Using Two-dimensional Encoding Scheme 이영주; 유호영; 정재환; 조지혁; 박인철, 대한전자공학회 하계종합학술대회, 대한전자공학회, 2013-07-03 |
| 4 | A Fault-Tolerant Architecture of Embedded Processors for Electric Vehicle Systems 공병용; 김봉진; 송진욱; 유인재; 박인철, 대한전자공학회 추계학술대회, 대한전자공학회, 2011-11-26 |
| 5 | A Fully-intergrated reader system for Mobile UHF RFID 이영주; 김태환; 박강우; 임고은; 박인철, 제 17회 한국반도체학술대회, 2010-02 |
| 6 | A Methodology for Compatible Microprocessor Design 박인철; 성광수; 홍세경; 공배선; 이승종; 최훈; 경종민, 대한전자공학회 추계종합학술대회, v.19, no.2, pp.993 - 996, 대한전자공학회, 1996 |
| 7 | (A) design of fast RSA cryptographic processor = 고속 RSA 암호프로세서의 설계link Park, Seong-Il; 박성일; et al, 한국과학기술원, 1998 |
| 8 | (A) design of floating-point unit for low-power processor = 저전력 프로세서를 위한 부동 소수점 유닛의 설계link Kim, Joon-Uh; 김준우; et al, 한국과학기술원, 1998 |
| 9 | (A) design of low power floating-point arithmetic units = 저전력 부동소수점 연산 유닛의 설계link Kim, Yun-Hwan; 김윤환; et al, 한국과학기술원, 1999 |
| 10 | (A) design of low-power CMOS microcontroller core for portable systems = 휴대형 시스템을 위한 저전력 CMOS 마이크로컨트롤러 코어의 설계link Shin, Myoung-Cheol; 신명철; et al, 한국과학기술원, 1998 |
| 11 | (A) design of low-power micro-controller core suitable for embedded systems = 임베디드 시스템에 적합한 저전력 마이크로 컨트롤러 코아의 설계link Kim, Yong-Soo; 김용수; et al, 한국과학기술원, 1999 |
| 12 | (A) design of scalable depth extraction hardware accelerator for multi-baseline stereo camera systems = 확장 가능한 영안시차 방식 기반 거리 추출 하드웨어 가속기의 설계link Yun, Woo Jin; Park, In-Cheol; 박인철; Kyung, Chong-Min; et al, 한국과학기술원, 2019 |
| 13 | (A) low power variable length decoder for MPEG-2 based on caching = 캐쉬를 사용한 MPEG-2용 저전력 가변 길이 복호화기link Lee, Sung-Won; 이성원; et al, 한국과학기술원, 2000 |
| 14 | (A) low-power context-based adaptive variable length decoder for H.264/AVC baseline profile using totalZeros caches = TotalZeros 캐시를 이용한 H.264/AVC 베이스라인 프로파일용 저전력 문맥 적응적 가변길이 복호화기link Lee, Jeong-Sup; 이정섭; et al, 한국과학기술원, 2009 |
| 15 | (A) low-power reed-solomon product-code decoder for DVD applications = DVD용 저전력 reed-solomon product-code 디코더의 설계link Lee, Hyun-Yong; 이현용; et al, 한국과학기술원, 2003 |
| 16 | (A) low-power turbo decoder for W-CDMA = W-CDMA용 저전력 터보디코더의 설계link Lee, Dong-Soo; 이동수; et al, 한국과학기술원, 2004 |
| 17 | (A) New early stopping BM algorithm and VLSI architecture for reed-solomon decoders = 리드 솔로몬 복호기를 위한 새로운 조기 종료 BM 알고리즘 및 VLSI 아키텍처link Kim, Hyun-Ho; Park, In-Cheol; et al, 한국과학기술원, 2018 |
| 18 | (A) new path metric memory management to reduce the interconnection area of viterbi decoder = Viterbi 복호화기의 연결면적을 줄이기 위한 path metric 메모리의 관리link Kim, Sun-Young; 김선영; et al, 한국과학기술원, 2001 |
| 19 | (A) real-time stereo depth estimator based on image pyramid = 이미지 피라미드에 기반한 실시간 스테레오 깊이 추정기link Bae, Hyungjoon; Park, In-Cheol; et al, 한국과학기술원, 2022 |
| 20 | (A) study on automatic hardware synthesis from high-level description = 상위단계 표현으로부터의 하드웨어 자동합성에 관한 연구link Park, In-Cheol; 박인철; et al, 한국과학기술원, 1992 |
| 21 | Advanced optimization techniques of LDPC decoding architecture for NAND flash memory systems = 낸드 플래시 메모리 시스템을 위한 LDPC 복호화기의 고급 최적화 기법link Jung, Jaehwan; Park, In-Cheol; et al, 한국과학기술원, 2018 |
| 22 | Algorithms and VLSI architectures for detection and decoding in MIMO receivers = MIMO 수신기의 검파 및 복호를 위한 알고리즘 및 VLSI 구조link Kong, Byeong Yong; Park, In-Cheol; et al, 한국과학기술원, 2017 |
| 23 | Algorithms for minimizing the delay and the number of adders in FIR filter design = 유한 응답 필터 설계에서 지연과 덧셈기의 수를 줄이는 알고리즘link Kang, Hyeong-Ju; 강형주; et al, 한국과학기술원, 2000 |
| 24 | An Efficient Binding Algorithm for Data-Path Synthesis 박인철, IEEE Korea Section Student Paper Contest, pp.1 - 15, 1991 |
| 25 | An Efficient Scheduling Algorithm for High-Level Synthesis 박인철; 경종민, The First Semiconductor Workshop for Young Engineers, pp.59 - 62, 1991 |
| 26 | (An) area-efficient 8K/4K/2K-point pipelined FFT processor = 저면적 8K/4K/2K-point 파이프라인 방식의 FFT 프로세서의 설계link Moon, Sang-Chul; 문상철; et al, 한국과학기술원, 2003 |
| 27 | (An) area-efficient double-error correcting BCH decoder using lookup tables = 참조 표를 이용하여 두 개의 오류를 정정하는 공간 효율적인 BCH 복호기link Ju, Youngjin; Park, In-Cheol; et al, 한국과학기술원, 2017 |
| 28 | (An) area-efficient lifting-based DWT processor for JPEG2000 = JPEG2000 을 위한 저면적 lifting-based DWT 프로세서의 설계link Kim, Jung-Wook; 김정욱; et al, 한국과학기술원, 2004 |
| 29 | (An) efficient pruning method and its hardware architecture for successive-cancellation decoding of polar codes = 극 부호의 연속 제거 복호를 위한 효율적인 가지치기 방법과 하드웨어 구조link Choi, Jaejoon; Park, In-Cheol; et al, 한국과학기술원, 2017 |
| 30 | (An) efficient tree-traversal algorithm for soft-output MIMO detection in high-performance wireless communications = 고성능 무선통신의 soft-output MIMO 검파를 위한 효율적인 tree-traversal 알고리즘link Kong, Byeong Yong; 공병용; et al, 한국과학기술원, 2013 |
| 31 | (An) intermingle approach to low-density parity-check decoder design supporting fully overlapped operations = 연산을 완전히 중첩하여 수행하는 저밀도 패러티 검사 코드의 복호 방식link Ahmed, Hasan; 아메드, 하산; et al, 한국과학기술원, 2009 |
| 32 | Analysis and architecture design of binary arithmetic coder for JPEG2000 = JPEG2000의 binary arithmetic coder에 관한 분석 및 아키텍처 구성link Rhu, Min-Soo; 유민수; et al, 한국과학기술원, 2009 |
| 33 | Analysis of Optimal Fault-Tolerant Adder Schemes for Wide Bit-Width Processors 공병용; 박인철, 대한전자공학회 하계종합학술대회, 대한전자공학회, 2012-06-29 |
| 34 | Area-Efficient Architecture for Joint Estimation of Fine Timing and Interger Carrier Frequency Offsets 김태환; 박인철, The 14th Korean Conference on Semiconductors (KCS 2007), 2007 |
| 35 | Area-efficient check node architecture for 5G LDPC decoders = 5G LDPC 복호기를 위한 면적 효율적인 체크 노드 아키텍처link Yang, Byeongku; Park, In-Cheol; et al, 한국과학기술원, 2022 |
| 36 | Area-efficient design of OFDM baseband receiver for DVB-T systems = DVB-T용 저면적 OFDM 기저대역 수신기 설계link Lee, Hyun-Yong; 이현용; et al, 한국과학기술원, 2008 |
| 37 | Area-efficient high-performance reed-solomon decoder architecture for MLC SSD = 대용량 MLC SSD를 위한 고성능 저면적의 리드 솔로몬 복호기link Yoo, Ho-Young; 유호영; et al, 한국과학기술원, 2012 |
| 38 | Area-efficient high-throughput low density parity check codes decoding architecture = 저면적 고성능 LDPC 코드 복호기에 대한 연구link Kang, Se-Hyeon; 강세현; et al, 한국과학기술원, 2007 |
| 39 | Area-efficient low-power VLSI architectures for modern linear block codes = 최신 선형 블록 부호를 위한 저면적 저전력 하드웨어 설계link Yoo, Hoyoung; 유호영; et al, 한국과학기술원, 2016 |
| 40 | Area-efficient multi-mode decoder architecture for quasi-cyclic LDPC codes in mobile WiMAX system = Mobile WiMAX의 LDPC 코드들을 위한 저면적 다중 모드 복호기 구조link Shim, Hye-Yeon; 심혜연; et al, 한국과학기술원, 2010 |
| 41 | Area-efficient plane-wise FFT architecture for 5G NR communication systems = 5세대 통신 시스템을 위한 면적 효율적인 평면 방식 고속 푸리에 변환 아키텍처link Lee, Kyungpil; Park, In-Cheol; et al, 한국과학기술원, 2021 |
| 42 | Area-efficient QC-LDPC decoding architecture with thermometer code-based sorting and relative quasi-cyclic shifting = 온도계 코드 기반 정렬 및 상대적 준순환 회전을 사용한 면적 효율적인 QC-LDPC 복호 구조link Jang, Boseon; Park, In-Cheol; et al, 한국과학기술원, 2023 |
| 43 | Area-efficient successive cancellation list polar decoder using quaternary-tree architecture = 극 부호를 위한 사진트리 기반 저면적 연속 제거 리스트 복호기 구조link Hyun, Yujin; Park, In-Cheol; et al, 한국과학기술원, 2022 |
| 44 | ARM 프로세서용 부동 소수점 보조 프로세서 개발 김태민; 신명철; 박인철, 대한전자공학회 정기총회 및 추계종합학술대회 , pp.232 - 235, 대한전자공학회, 1999 |
| 45 | ARM7 호환 32비트 RISC 프로세서의 설계 및 검증 배영돈; 서보익; 이용석; 박인철, 대한전자공학회 추계종합학술대회, pp.416 - 420, 대한전자공학회, 1999 |
| 46 | C-Based Design Methodology 박인철, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회, pp.993 - 996, 대한전자공학회, 1997 |
| 47 | CCP와 시뮬레이티드 어닐링을 이용한 회로 배치 경종민; 박인철, 씨에이디연구회 합동학술발표회, v.6, no.1, pp.215 - 218, 1988년도 반도체 재료및 부품연구회, 1988 |
| 48 | Circuit block placement using simulated annealing = 시뮬레이티드 어닐링을 이용한 회로블락의 배치link Park, In-Chul; 박인철; et al, 한국과학기술원, 1988 |
| 49 | Circuit Placement Using CCP and Simulated Annealing 박인철; 경종민, Conference on Semiconductors, Materials, Components and CAD, pp.215 - 218, 1988 |
| 50 | Co-simulation based system performance analysis using SystemC = 시스템씨를 사용한 코시뮬레이션 방식의 시스템 성능 분석link Kang, Se-Hyeon; 강세현; et al, 한국과학기술원, 2002 |
| 51 | Coherence Management Unit Saving Modified Lines Internally for Multicore System 김은찬; 김봉진; 김태환; 박인철, 대한전자공학회 하계종합학술대회, 대한전자공학회, 2010-06-17 |
| 52 | Combined image signal processing for CMOS image sensors = CMOS 이미지 센서를 위한 결합된 영상 신호 처리 기법link Kim, Ki-Mo; 김기모; et al, 한국과학기술원, 2005 |
| 53 | Comparison Between BCH and RS Decoders for High Performance Solid-State Drive 유호영; 이영주; 박인철, 대한전자공학회 하계종합학술대회, 대한전자공학회, 2012-06-29 |
| 54 | Depth and image sensing system with offset pixels: its hardware accelerator and focus-diversity system = 오프셋 화소를 활용한 영상 및 깊이 정보 추출: 하드웨어 가속기와 다초점 시스템에의 응용link Kim, Young-Gyu; Park, In-Cheol; 박인철; Kyung, Chong-Min; et al, 한국과학기술원, 2021 |
| 55 | Design and analysis of low-power, mismatch-tolerance SAR analog-to-digital converter = 공정 오류에 강인한 저전력 연속 근사 레지스터 아날로그 디지털 변환기의 설계 및 분석link Lee, Young-Joo; 이영주; et al, 한국과학기술원, 2010 |
| 56 | Design and implementation of high-performance radix-4 turbo decoder for multiple 4G standards = 4세대 이동통신을 위한 다표준 지원 고성능 터보 디코더의 설계 및 구현link Kim, Ji-Hoon; 김지훈; et al, 한국과학기술원, 2009 |
| 57 | Design and Implementation of low-complexity tone reservation method for papr reduction in OFDM systems = OFDM 시스템의 PAPR 감쇄를 위한 낮은 복잡도를 가진 Tone Reservation 방식의 설계 및 구현link Park, Kang-Woo; 박강우; et al, 한국과학기술원, 2010 |
| 58 | Design of a CNN accelerating system for real-time object detection = 실시간 객체 인식을 위한 합성곱 신경망 가속 시스템 설계link Na, Seungho; Park, In-Cheol; et al, 한국과학기술원, 2020 |
| 59 | Design of a high-throughput and area-efficient SHA-2 hardware for SSDs = SSD를 위한 고성능 저면적 SHA-2 하드웨어의 설계link Hwang, Mi-Na; 황미나; et al, 한국과학기술원, 2014 |
| 60 | Design of a high-throughput CABAC encoder of HEVC standard for 8K video coding = HEVC 표준의 8K 비디오 코딩을 위한 고성능 CABAC 부호기의 설계link Jo, Jihyuck; 조지혁; et al, 한국과학기술원, 2014 |
