| 1 | 12b Time Interleaved 기반 SAR ADC 백제혁; 류승탁, SoC 학술대회, SoC 연구회, 2019-05-17 |
| 2 | A 0.5V CMOS Temperature-Independent Current Reference Circuit 이창교; 성바로샘; 선우희영; 권지욱; 류승탁, SoC학술대회, 2010 |
| 3 | A 2mW 4th-order 1.1GHz Source-Follower-Based LPF Design by Bandwidth/Power Ratio Optimization 류승탁; 신헌도, 한국반도체학술대회, KCS, 2010-02-25 |
| 4 | A 6-bit 4-GS/s DAC Design for Wideband Dynamic Linearity 류승탁; 김시내; 이창교; 조상현, 한국반도체학술대회, KCS 2010, 2010 |
| 5 | A Low-power Multi-slope ADC Architecture 류승탁; 홍혁기; 백승엽, 대한전자공학회 하계학술대회, 대한전자공학회, 2010 |
| 6 | A multi-bit/cycle 12-bit cyclic DAC for TFT-LCD column drivers Nguyen, H.N.; Jang, Y.S.; Son, Y.S.; 류승탁; Lee, Sang-Gug, 15th International Display Workshops, IDW '08, v.1, pp.263 - 266, International Display Workshops, 2008-12-03 |
| 7 | (A) background capacitor self-trimming method in pipelined ADC = 파이프라인 방식의 아날로그/디지털 변환기를 위한 백그라운드 커패시터 셀프-트리밍 기법link Ryu, Seung-Tak; 류승탁; et al, 한국과학기술원, 2004 |
| 8 | (A) high-speed current-steering DAC design with a stacked unit cell for wideband linearity = 적층단위전류원에 기반한 고속 광대역 전류 구동 방식의 디지털-아날로그 변환기 설계link Kim, Si-Nai; 김시내; et al, 한국과학기술원, 2017 |
| 9 | (A) multi-bits per cycle SAR ADC structure for high speed and low power designs = 고속 저전력 디자인을 위한 multi-bits per cycle SAR ADC 구조link Hong, Hyeok-Ki; 홍혁기; et al, 한국과학기술원, 2016 |
| 10 | (A) study on performance enhancement techniques for sub-ranging SAR ADC = 범위 분할 연속 근사 아날로그–디지털 변환기의 성능 향상 기법에 대한 연구link Roh, Yi-Ju; Ryu, Seung-Tak; et al, 한국과학기술원, 2020 |
| 11 | (A) true background fully-integrated timing-skew calibration algorithm for time-interleaved ADCs = 다채널 병렬 ADC를 위한 입력 특성에 무관한 실시간 집적 가능 Timing-Skew 보정 기법link Kang, Hyun-Wook; Ryu, Seung-Tak; et al, 한국과학기술원, 2018 |
| 12 | Advanced addition-only digital error correction 기법을 포함하는 0.5μm CMOS 2.3V 1.2mW 12b 3MS/s SAR ADC의 설계 = A 2.3V 1.2mW 12b 3MS/s SAR ADC with advanced addition-only digital error correction in 0.5μm CMOSlink 백승엽; Baek, Seung-Yeob; et al, 한국과학기술원, 2012 |
| 13 | Air-gap insensitive and small form-factor IPT pad design for electric vehicles = 공극 변화에 둔감하고 작은 폼팩터를 갖는 전기차 무선충전 패드 설계link Choi, Jin Soo; Ryu, Seung Tak; et al, 한국과학기술원, 2020 |
| 14 | An Inherent dB-linear Variable Gain Amplifier with 1.1GHz Signal Bandwidth 류승탁; 권지욱, 한국반도체학술대회, KCS, 2010-02-25 |
| 15 | Analog circuit design automation framework with device sizing algorithm = 디바이스 파라미터 결정 알고리즘이 탑재된 아날로그 회로 설계 자동화 프레임워크link Kim, Hyeong-Jin; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 16 | Analog Front-End Design for ECG-Potential Measurement 김현준; 류승탁, 2013 대한전자공학회 하계종합학술대회, 대한전자공학회, 2013-07-03 |
| 17 | Background Calibration을 사용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC에서의 ARZ & DRRZ를 통한 Calibration spur 제거기술 = A 12-bit 500MS/s binary-weighted current steering DAC with background calibration using ARZ & DRRZ to reduce calibration spurlink 김우철; Kim, WooCheol; et al, 한국과학기술원, 2015 |
| 18 | Background calibration을 이용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC 최영재; 김우철; 류승탁, SOC 학술대회, 대한전자공학회 SoC 설계연구회, 2014-05-17 |
| 19 | Background Calibration을 이용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC = A 12-bit 500MS/s binary-weighted current steering DAC with background calibrationlink 최영재; Choi, Young-Jae; et al, 한국과학기술원, 2014 |
| 20 | Calibration techniques for high resolution and high speed time-interleaved SAR ADCs = 고해상도 고속 시분할 연속 근사 구조 아날로그-디지털 변환기를 위한 보정 기법link Chang, Dong-Jin; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 21 | CMOS공정을 이용한 Inner Hair Cell의 모델링에 적합한 면적 효율적인 저역 통과필터의 설계 조규형; 류승탁; 이광; 최배근, 2001년도 대한전기학회 하계학술대회 , pp.2567 - 2569, 대한전기학회, 2001 |
| 22 | Continuous-time incremental delta sigma modulator for bio-signal acquisition = 생체 신호 수집을 위한 연속시간 인크리멘탈 델타 시그마 아날로그-디지털 변환기link Kim, Ye Dam; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 23 | DC-DC Converter를 이용한 10 bit 2MS/s 2 채널 타임 인터리빙 방식 SAR ADC = A 10b 2MS/s 2 channel SAR ADC with DC-DC converterlink 이재겸; Lee, Jae-Kyum; et al, 한국과학기술원, 2013 |
| 24 | Delta readout scheme for power-efficient CMOS image sensors = 델타 리드아웃 기법을 이용한 전력 효율적인 CMOS 이미지 센서link Kim, Hyeon-June; Ryu, Seung-Tak; et al, 한국과학기술원, 2017 |
| 25 | Design of touch signal readout IC for capacitive touch screen using dual mode sensing algorithm = Dual mode sensing algorithm 을 적용한 정전용량방식 터치스크린용 readout IC 설계link Kim, Hyeon-June; 김현준; et al, 한국과학기술원, 2012 |
| 26 | ELECTRONIC CIRCUIT FOR IMPLEMENTING MODULATOR CONFIGURED TO PERFORM NOISE SHAPING IN DIGITAL DOMAIN 류승탁; 장일훈; 서민재; 김미영; 이재근; 백승엽; 최병주; et al |
| 27 | Flash-assisted time-interleaved (FATI) successive approximation (SA) architecture for low power, high speed A/D conversion = 고속 저전력 아날로그-디지털 변환을 위한 플래시 보조 시분할 연속 근사 구조link Sung, Ba-Ro-Saim; 성바로샘; et al, 한국과학기술원, 2016 |
| 28 | High resolution & low noise SAR ADC design for bio-medical signal acquisition = 생체 신호 획득을 위한 고해상도 및 저전력 축차 비교형 아날로그-디지털 변환기 설계link Seo, Min-Jae; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 29 | High speed low power pipelined SAR ADC with current-mode back-end processing = 전류모드 프로세싱을 이용한 고속 저전력 파이프라인 축차 비교형 아날로그-디지털 변환기link Moon, Kyoung-Jun; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 30 | High-speed massive time-interleaved SAR ADC for high-speed communication systems = 고속 통신 시스템을 위한 고속의 massive time-interleaved SAR ADClink Jo, Dong-Shin; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 31 | Incremental sigma delta ADC for high resolution low power sensor = 고해상도 저전력 센서를 위한 인크리멘탈 시그마 델타 아날로그-디지털 변환기link Seo, Ki-Hoon; 서기훈; et al, 한국과학기술원, 2016 |
| 32 | Inherently dB-linear 특성을 갖는 all-CMOS 가변이득증폭기(VGA) 설계 = Design technique of all-CMOS variable gain amplifier(VGA) with inherently dB-linear characteristiclink 권지욱; Kwon, Ji-Wook; et al, 한국과학기술원, 2011 |
| 33 | Inherently dB-linear 특성을 갖는 all-CMOS 가변이득증폭기(VGA) 설계 = Design technique of all-CMOS variable gain amplifier(VGA) with inherently dB-linear characteristiclink 권지욱; Kwon, Ji-Wook; et al, 한국과학기술원, 2011 |
| 34 | Latch interpolation technique for high-speed flash ADC = 고속 플래시 아날로그/디지털 변환기를 위한 래치 인터폴레이션 기법link Kim, Jongin; 김종인; et al, 한국과학기술원, 2015 |
| 35 | Line field emitter display 조규형; 정남성; 채균; 류태하; 홍종운; 류승탁; 김영기 |
| 36 | Logarithmic resistance-to-digital converter for multi-level cell phase change memory readout = 멀티레벨 상변화 메모리의 readout을 위한 로그 저항-디지털 변환기link Kwon, Ji-Wook; 권지욱; et al, 한국과학기술원, 2016 |
| 37 | Loop unrolled SAR based two-step ADC with time-domain backend = 시간 영역 백앤드를 활용한 루프 언롤드 축차 비교 기반의 2단 아날로그-디지털 변환기link Shin, Hyun-Woo; Ryu, Seung-Tak; et al, 한국과학기술원, 2023 |
| 38 | Low-noise time-interleaved SAR ADC for low-supply voltage applications = 저 전압 응용을 위한 저 잡음 시-병렬 축차 비교형 아날로그-디지털 변환기link Kim, Wan; 김완; et al, 한국과학기술원, 2016 |
| 39 | Low-power fast-settling bio-impedance sensor for portable blood pressure monitor = 휴대형 혈압 측정계를 위한 저전력 및 고속 안정화 생체 임피던스 센서link Kim, Kwantae.; Ryu, Seung Tak; et al, 한국과학기술원, 2017 |
| 40 | Low-power low-noise CMOS image sensor using noise-shaping SAR ADC with delta-readout algorithm = 델타-리드아웃 및 노이즈 쉐이핑 기법의 축차 비교형 데이터 변환기를 이용한 저전력 저잡읍 CMOS 이미지 센서link Hwang, Sun-Il; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 41 | Method and apparatus for digital error correction for binary successive approximation ADC 류승탁, 2011-07-26 |
| 42 | Offset-mismatch-free pseudo-loop-unrolled SAR ADC = 비보정 기반 의사-루프-언롤드 축차 비교형 아날로그-디지털 변환기link An, Eun-Ji; Ryu, Seung-Tak; et al, 한국과학기술원, 2021 |
| 43 | Pipelined ADC with supply-referencing technique for WAVE(wireless access in vehicular environments) application systems = 차량환경에서의 무선접속 응용 시스템을 위한 Supply-Referencing 기술을 지닌 파이프라인 아날로그-디지털 변환기link Oh, GhilGeun; 오길근; et al, 한국과학기술원, 2015 |
| 44 | Power Efficient Architecture for Flash ADCUsing a Time-domain Cascade Interpolation Technique 오동렬; 김종인; 류승탁, 추계학술대회, 대한전자공학회, 2014-11-29 |
| 45 | Readout circuits that compensate for temperature or temporal drift effects of the phase-change memory = 상 변화 메모리의 온도 또는 시간차 드리프트 효과를 보상하기 위한 판독 회로link Jin, Dong-Hwan; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 46 | Ring amplifier-based pipelined ADC with adaptive dead-zone control = 적응형 데드존 제어를 갖는 링 증폭기 파이프라인 아날로그-디지털 변환기link Trang, Dang Khoa; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 47 | Robust multi-stage noise shaping (R-MASH) architecture assisted by subrange SAR ADC = 부분 범위 축차 비교형 아날로그 디지털 변환기를 사용한 견고 다단 잡음 정형 구조link Park, Kun-Woo; Ryu, Seung-Tak; et al, 한국과학기술원, 2022 |
| 48 | SAR-assisted continuous-time 1-0 MASH delta-sigma modulator utilizing digital noise coupling = 디지털 잡음 결합을 이용한 축자 비교형 활용 연속시간 1-0 다단 잡음 정형 델타-시그마 변조기link Lee, Dong-Hun; Ryu, Seung-Tak; et al, 한국과학기술원, 2023 |
| 49 | SAR-assisted continuous-time delta sigma modulator = 축차 비교형 데이터 변환기를 활용한 연속시간 델타 시그마 변환기link Jang, Il Hoon; Ryu, Seung Tak; et al, 한국과학기술원, 2018 |
| 50 | Shuffling 기법을 적용한 CMOS 이미지 센서용 저전력 Multiple Column-parallel SAR ADC = Low-power multiple column-parallel SAR ADC with shuffling technique in CISlink 황선일; Hwang, Sun-Il; et al, 한국과학기술원, 2014 |
| 51 | Speed enhancement 기법을 포함하는 45nm 7b 1.1V 800MS/s, 1.25V 1GS/s nonbinary 2bit/cycle SAR ADC 의 설계 = A 45nm CMOS, 7-b, 1.1-V 800-MS/s, 1.25-V 1-GS/s, Nonbinary 2-b/cycle SAR ADC with Speed Enhancement Techniqueslink 홍혁기; Hong, Hyeok-Ki; et al, 한국과학기술원, 2012 |
| 52 | Time-domain interpolation technique for low-power time-interleaved ADC = 저전력 시분할 아날로그/디지털 변환기를 위한 시간 영역 인터폴레이션 기법link Oh, Dong-Ryeol; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 53 | Time-interleaved DAC with current integration-based clock phase calibration = 고속 동작을 위한 시간 교차 방식의 디지털 아날로그 변환기와 클럭 위상 보정법link Kim, Woo-Cheol; Ryu, Seung-Tak; et al, 한국과학기술원, 2019 |
| 54 | Vcm 기반의 SAR ADC에서의 해상도 분리 축전기 DAC의 Foreground digital calibration 기법 = Foreground digital calibration of Vcm-based SAR ADC with segmented capacitive DAClink 창동진; Chang, Dongjin; et al, 한국과학기술원, 2015 |
| 55 | VCOM-noise immune readout circuit for capacitive touch panel using continuous time integration and inherent signal limiting 류승탁; 김현준, 2013 SoC 학술대회, 대한전자공학회, 2013-05-03 |
| 56 | Vestigial current-mode buck-boost SIMO converter = 잔류 전류 모드 벅-부스트 SIMO 컨버터link Nguyen, Van Huan; Ryu, Seung Tak; et al, 한국과학기술원, 2019 |
| 57 | 고입력 임피던스 전처리 증폭기를 갖는 디지털 마이크로폰 류승탁; 남재원; 레휘빙; 이상국, 2009-06-03 |
| 58 | 광대역 수신기용 고속 시분할 축차비교형 아날로그 디지털 변환기 = High-speed time-interleaved SAR ADC for wide-band receiverlink 백제혁; 류승탁; et al, 한국과학기술원, 2019 |
| 59 | 낮은 공급전압에서 저전력 고속 동작을 위한 비교기 설계 류승탁; 성바로샘; 김종인, 대한전자공학회 하계학술대회, pp.2 - 2263, 대한전자공학회, 2010-06 |
| 60 | 내부 전원 전압 감소 회로를 내장한 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC = A 0.18um CMOS 1.2V 340nW 10b 10kS/s SAR ADC with internal supply step-downlink 조동신; Jo, Dong-Shin; et al, 한국과학기술원, 2012 |
