양극산화 알루미늄 기판 기반의 3차원 적층 패키지의 구현 = Implementation of 3D stack package using an anodized aluminum substrate

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 388
  • Download : 0
본 논문에서는 양극 산화된 알루미늄 기판을 이용한 3차원 적층 기술의 개발에 대해서 다루었다. Chap. 1에서는 패키지의 정의 및 현재 주목받고 있는 3차원 패키지에 대해서 다루었다. 그 중 현재 가장 주목받고 있는 TSV 기술에 대해서 다루었으며, TSV 기술과 비슷한 기술인 양극 산화 알루미늄 기판을 이용한 3차원 적층 기술을 제안하였다. 제안한 3차원 적층 구조와 TSV와의 비교를 통해 이번 연구의 목적과 동기를 설명하였다. Chap. 2에서는 제안한 3차원 적층 구조를 완성하기 위해서 꼭 필요한 공정인 선택적 양극산화 공정과, 수직 식각 공정, 그리고 Metal Pin 형성 기술에 대해서 다루었다. Chap. 3에서는 제안한 3차원 적층 기술에 대하여 형태와 구조에 대하여 설명하였고, EM Simulation을 통해 가능성을 검증하였다. Chap. 4에서는 실제 공정 Step에 대한 설명과 중간 결과 그리고 공정시 겪었던 시행착오와 해결방안에 대해서 서술하였다. Top Substrate와 Bottom Substrate 개별 공정의 개발이 완료되었다. 마지막으로 Chap. 5에서는 측정 결과를 분석할 방법론에 대해서 자세하게 설명하였다. Via Parameter를 추출하기 위한 방법에 대해서 설명하고, EM Simulation을 통해 얻어진 S parameter를 이용하여 값을 추출해 보았다. 그 결과와 TSV의 Via를 분석한 논문의 결과와도 비교 분석하여 방법의 타당성을 검증하였고, 마지막으로 실제 제작한 Sample을 분석 방법을 적용하여 분석하였다. 분석결과 적층구조의 연결이 완벽하게 이루어지지 않았다고 생각된다. 이 원인으로 생각되는 이유는 크게 두 가지로 나눌 수 있다. 첫 번째는 Metal Pin을 형성하는 과정에서 Solder Ball의 Reflow가 제대로 이루어지지 않아서 적층과정에서 제대로 연결이 되지 않는 문제점이 있었다고 할 수 있겠다. 두 번째는 Top Substrate의 그물망 구조가 약해서 Bottom Substrate의 Metal Pin과의 연결과정에서 버티지 못하고 떨어지는 문제점이 발생하였다. 따라서 이러한 문제점을 해결하기 위한 새로운 구조를 제안하였다. 비록 Metal Pin Interconnection 기술을 완벽하게 구현하지는 못하였지만, 이번 연구로 인해서 양극산화된 알루미늄 기판을 3차원 적층 구조에 대하여 가능성을 확인하였다.
Advisors
권영세researcherKwon, Young-Seresearcher
Description
한국과학기술원 : 전기 및 전자공학과,
Publisher
한국과학기술원
Issue Date
2011
Identifier
467796/325007  / 020093585
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 2011.2, [ iii, 53 p. ]

Keywords

패키지; 적층; Package; Stack; 3D; 3차원

URI
http://hdl.handle.net/10203/180958
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=467796&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0