Modeling and Analysis of Simultaneous Switching Noise Effects on Jitter Characteristics of Delay Locked Loop and Serial Link in a Hierarchical System of Chip, Package and PCB칩, 패키지, 피씨비로 구성된 시스템에서 동시 스위칭 노이즈가 DLL과 직렬 통신 시스템의 지터 특성에 미치는 영향에 대한 모델링과 분석
- Advisors
- Kim, Joung-Horesearcher; 김정호
- Description
- 한국과학기술원 : 전기 및 전자공학과,
- Publisher
- 한국과학기술원
- Issue Date
- 2011
- Identifier
- 482633/325007 / 020075096
- Language
- eng
- Description
학위논문(박사) - 한국과학기술원 : 전기 및 전자공학과, 2011.8, [ xiii, 97 p. ]
- Keywords
power integrity; jitter; simultaneous switching noise; delay locked loop; 지터; 전력 무결성; 동시 스위칭 노이즈; 딜레이 락 루프; 전력 접지 망; power distributed networks
- Appears in Collection
- EE-Theses_Ph.D.(박사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.