Showing results 1 to 6 of 6
(A) design of low power floating-point arithmetic units = 저전력 부동소수점 연산 유닛의 설계link Kim, Yun-Hwan; 김윤환; et al, 한국과학기술원, 1999 |
(A) high-speed floating point divider using improved quotient selection logic in redundant binary number system = 잉여 이진수 숫자체계에서 개선된 QSL을 이용한 고성능 부동소수점 나눗셈기의 설계link Han, Sang-Wook; 한상욱; Yoon, Eui-Sik; Kim, Lee-Sup; et al, 한국과학기술원, 2001 |
Design of a low power floating point adder = 저전력 부동 소수점 가산기의 설계link Kim, Tae-Min; 김태민; et al, 한국과학기술원, 2000 |
Floating-point geometry processing unit for 3D graphics acceleration = 3차원 그래픽스를 위한 부동 소수점 기하 연산기 설계link Kwon, Young-Su; 권영수; et al, 한국과학기술원, 1999 |
VLIW DSP를 위한 부동소수점 유닛의 설계 = A design of floating point unit for VLIW DSPlink 최윤석; Choi, Yun-Seok; et al, 한국과학기술원, 1998 |
VLSI design using redundant binary number system : arithmetic components for floating-point datapath unit = 잉여 이진수 시스템을 이용한 VLSI 시스템 설계 : 부동소수점 연산기로의 적용link Han, Kyung-Nam; 한경남; et al, 한국과학기술원, 2002 |
Discover