디지탈 시스템의 기능 시험을 위한 테스트 패턴발생 = Test pattern generation for the functional test of digital system

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 216
  • Download : 0
Boolean difference 를 이용하여 combinational 논리회로에 생길 수 있는 fault 를 찾는 test pattern 을 구하는 방법을 논하였다. 이것은 asynchronous seouential 회로에도 적용할수 있는 바, 여기서는 feed back 변수를 primary input 로 생각하고, 또한 필요로 되는 homing sequence 를 찾음으로써 해결할 수가 있다. 이러한 방법은 clock 이 있는 SR, D, JK 의 flip - flop을 combinational input 로 적합하게 modelling 하면 synchronous sequential circuit 에도 적용할 수 있음을 보였다.
Advisors
조정완Cho, Jung-W.
Description
한국과학기술원 : 전기 및 전자공학과,
Publisher
한국과학기술원
Issue Date
1976
Identifier
62013/325007 / 000741146
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1976, [ vii, 64 p. ]

URI
http://hdl.handle.net/10203/39430
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=62013&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0