ECR 플라즈마 산화를 이용한 하위 게이트 다결정 실리콘 박막 트랜지스터의 제작 및 특성 분석Fabrication and characterization of bottom-gate poly-Si TFT using ECR plasma oxidation

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 440
  • Download : 0
본 논문에서는 하위 게이트 다결정 실리콘 박막 트랜지스터의 성능 향상을 위한 제작 공정에 관한 연구를 하였다. 우선 게이트 산화막으로 기존의 CVD산화막 대신 ECR 열산화막을 사용하여 소자를 제작하고 성능을 분석하였다. 두번째로 활성영역인 다결정 실리콘 박막의 특성 향상을 위해 비정질 실리콘 상태와 다결정 실리콘 상태에 각각 ECR 플라즈마 산화를 하여 소자를 제작하고 특성을 보았다. 실험 결과 게이트 산화막으로 ECR 열산화막을 사용한 소자는 LPCVD 산화막을 사용한 소자에 비해 이동도가 40%정도 증가하였다. 이는 ECR 열산화를 통해 도핑된 게이트 표면의 거칠기가 감소하여 계면 특성이 좋아졌을 뿐아니라 그 위에 증착된 다결정 실리콘 박막의 특성도 향상되었기 때문이다. 또한 비정질 실리콘막을 ECR 산화시켜 재결정화한 소자는 산화하지않고 재결정화한 소자에 비해 누설전류만 증가하였고 다른 특성들은 모두 향상되었으나 그 정도가 크지 않아서 좀더 연구가 필요하다. 그리고 다결정 실리콘 막에 ECR 산화를 한 소자는 처리를 하지않은 소자에 비해 subthreshold slope과 누설전류, 트랩밀도만 향상되었다. 이는 산화 공정동안 산소가 주로 채널 윗쪽에만 들어가서 trap state들을 passivation시켰기 때문이라고 생각된다.
Advisors
한철희researcherHan, Chul-Hiresearcher
Description
한국과학기술원 : 전기및전자공학과,
Publisher
한국과학기술원
Issue Date
1995
Identifier
99301/325007 / 000933534
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 1995.2, [ iii, 63 p. ]

URI
http://hdl.handle.net/10203/38311
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=99301&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0