본 발명은 반도체 메모리 소자 등에 관한 것이다. 보다 구체적으로, 본 발명은 커패시터리스 디램 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 커패시터리스 디램은 일함수가 큰 게이트 전극을 이용한다. 이를 통해 낮은 전압으로 게이트 유도 드레인 누설전류(Gate Induced Drain Leakage)를 발생시켜 메모리의 상태를 구분한다. 낮은 전압 구동을 통해 전력 소모를 줄일 수 있을 뿐만 아니라 상태 검출 여유 또한 증가한다. 커패시터리스 디램(Capacitorless 1-T DRAM), 큰 일함수 게이트, 게이트 유도 드레인 누설전류(Gate Induced Drain Leakage), 핀(fin) 구조 부유 바디